KR970077166A - 반도체 기판에 삼중웰을 형성하는 방법 - Google Patents

반도체 기판에 삼중웰을 형성하는 방법 Download PDF

Info

Publication number
KR970077166A
KR970077166A KR1019960014163A KR19960014163A KR970077166A KR 970077166 A KR970077166 A KR 970077166A KR 1019960014163 A KR1019960014163 A KR 1019960014163A KR 19960014163 A KR19960014163 A KR 19960014163A KR 970077166 A KR970077166 A KR 970077166A
Authority
KR
South Korea
Prior art keywords
well
type
conductive type
forming
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019960014163A
Other languages
English (en)
Other versions
KR100189739B1 (ko
Inventor
김완수
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019960014163A priority Critical patent/KR100189739B1/ko
Priority to JP01936897A priority patent/JP3189872B2/ja
Priority to US08/802,255 priority patent/US5895251A/en
Publication of KR970077166A publication Critical patent/KR970077166A/ko
Application granted granted Critical
Publication of KR100189739B1 publication Critical patent/KR100189739B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/031—Manufacture or treatment of isolation regions comprising PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/30—Isolation regions comprising PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H10W15/01—Manufacture or treatment

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 제1도전형의 반도체 기판 영역에 선택적으로 제2도전형 불순물영역을 형성하는 공정과, 상기 기판과 제2도전형 불순물영역 상에 에피택셜층을 형성하는 공정과, 상기 제2도전형 불순물영역에 대응하는 상기에피택셜층에 제2도전형 제1웰과, 제2도전형 제1웰과 이격된 위치의 상기 에피택셜층에 제2도전형 제2웰을 형성하는 공정과, 상기 제2도전형 제1웰내의 상기 에피택셜층에 제1도전형 제1웰을 형성하고, 동시에 상기 제2도전형 제1웰과 상기 제2도전형 제2웰 사이의 상기 에패택셜층에 제1도전형 제2웰을 형성하는 공정을 포함한다.
예로서 제1도전형은 N형이고 제2도전형은 P형을 의미한다. 또는 각각 그 반대 도전형인 것이어도 된다. 불순물영역과 웰들은 이온 주입 방법으로 형성하는 것이 편리하다.

Description

반도체 기판에 삼중웰을 형성하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 A-F는 본 발명의 삼중웰 형성 방법을 설명하기 위한 공정 단계별 일부분 단면도.

Claims (12)

  1. 제1도전형의 반도체 기판 영역에 선택적으로 제2도전형 불순물 영역을 형성하는 공정과, 상기 기판과 제2도전형 불순물영역 상에 에피택셜층을 형성하는 공정과, 상기 제2도전형 불순물영역에 대응하는 상기 에피택셜층에 제2도전형 제1웰과, 제2도전형 제1웰과 이격된 위치의 상기 에피택셜층에 제2도전형 제2웰을 형성하는 공정과, 상기 제2도전형 제1웰내의 상기 에피택셜층에 제1도전형 제1웰을 형성하고, 동시에 상기 제2도전형 제1웰과 상기 제2도전형 제2웰 사이의 상기 에피텍셜층에 제1도전형 제2웰을 형성하는 공정을 포함하는 반도체 기판에 삼중웰을 형성하는 방법.
  2. 제1항에 있어서, 상기 제1도전형은 N자형이고 제2도전형은 P형인 것이 특징인 반도체 기판에 삼중웰을 형성하는 방법.
  3. 제1항에 있어서, 상기 제2도전형 불순물영역은 이온 주입 방법으로 형성하는 것이 특징인 반도체 기판에 삼중웰을 형성시키는 방법.
  4. 제1항에 있어서, 상기 제1도전형 제1 및 제2웰과, 상기 제2도전형 제1 및 제2웰은 이온 주입 방법으로 형성하는 것이 특징인 반도체 기판에 삼중웰을 형성하는 방법.
  5. 제4항에 있어서, 상기 제2도전형 제1 및 제2웰을 형성할 때는 N형 불순물 이온을 주입하고, 상기 제1도전형 제1 및 제2웰을 형성할 때는 P형 불순물 이온을 주입하는 것이 특징인 반도체 기판에 삼중웰을 형성하는 방법.
  6. 제4항에 있어서, 상기 제2도전형 제1 및 제2웰을 형성할 때는 N형 불순물 이온을 주입하는 깊이는 주입된 불순물이 이후 공정에서 열을 받아 확산되어서 이미 형성된 상기 제2도전형 불순물영역과 서로 만날 수 있을정도로 주입하는 것이 특징인 반도체 기판에 삼중웰을 형성하는 방법.
  7. 제1도전형 반도체 기판에 실드 영역을 형성할 부위에만 이온을 주입을 위한 제1마스크 패턴을 형성하고, 이를 마스크로 하여 제2도전형 불순물 이온을 주입하는 공정; 제1마스크 패턴을 제거하고, 제1도전형 물질로 에피택셜층을 형성하는 공정; 상기 제2도전형 불순물영역 위에와, 제2도전형 불순물영역과 이격된 위치에 형성할 제2도전형웰 영역을 오픈 하는 제2마스크 패턴을 상기 에피택셜층 위에 형성하고, 제2불순물 이온을 주입하고 열처리하여 상기 제2도전형 불순물영역 위에 제2도전형 제1웰을 형성하고, 제2도전형 제1웰과 이격된 위치에 제2도전형 제2웰을 형성한 후, 제2마스크 패턴을 제거하는 공정; 상기 에피택셜층 위에 제2도전형 제1웰로 둘러싸인 제1도전형 제1웰 영역과, 상기 제2도전형 제1웰과 상기 제2도전형 제2웰 사이에 제1도전형 제2웰영역을 오픈 하는 제3마스크 패턴을 형성하고 제1도전형 불순물 이온을 주입하는 공정을 포함하는 반도체 기판에 삼중웰을 형성하는 방법.
  8. 제7항에 있어서, 상기 제1마스크 패턴은 산화막으로 형성하는 것이 특징인 반도체 기판 내에 삼중웰을 형성시키는 방법.
  9. 제7항에 있어서, 상기 제2마스크 패턴과 제3마스크 패턴은 포토레지스트로 형성하는 것이 특징인 반도체기판 내에 삼중웰을 형성시키는 방법.
  10. 제7항에 있어서, 상기 제2도전형은 N형이고 제1도전형은 P형인 것이 특징인 반도체 기판 내에 삼중웰을 형성시키는 방법.
  11. 제7항에 있어서, 제2도전형 제1웰 및 제2웰을 형성하기 위하여는 N형 불순물을 주입하고, 제1도전형 제1웰 및 제2웰을 형성하기 위하여는 P형 불순물을 주입하는 것이 특징인 반도체 기판 내에 삼중웰을 형성시키는 방법.
  12. 제11항에 있어서, N형 불순물 이온을 주입하는 공정에서 이온 주입의 깊이는 주입된 불순물이 이후 공정에서 열을 받아 확산되어서 제2도전형 불순물영역과 서로 만날 수 있을 정도로 정하는 것이 특징인 반도체 기판에 삼중웰을 형성하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960014163A 1996-05-02 1996-05-02 반도체 기판에 삼중웰을 형성하는 방법 Expired - Fee Related KR100189739B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960014163A KR100189739B1 (ko) 1996-05-02 1996-05-02 반도체 기판에 삼중웰을 형성하는 방법
JP01936897A JP3189872B2 (ja) 1996-05-02 1997-01-31 半導体デバイスの三重ウェル形成方法
US08/802,255 US5895251A (en) 1996-05-02 1997-02-19 Method for forming a triple-well in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960014163A KR100189739B1 (ko) 1996-05-02 1996-05-02 반도체 기판에 삼중웰을 형성하는 방법

Publications (2)

Publication Number Publication Date
KR970077166A true KR970077166A (ko) 1997-12-12
KR100189739B1 KR100189739B1 (ko) 1999-06-01

Family

ID=19457512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960014163A Expired - Fee Related KR100189739B1 (ko) 1996-05-02 1996-05-02 반도체 기판에 삼중웰을 형성하는 방법

Country Status (3)

Country Link
US (1) US5895251A (ko)
JP (1) JP3189872B2 (ko)
KR (1) KR100189739B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW506119B (en) * 1998-05-25 2002-10-11 United Microelectronics Corp Manufacturing method of well
KR100755052B1 (ko) * 2001-06-29 2007-09-06 주식회사 하이닉스반도체 반도체 소자의 분리 웰 형성 방법
JP2003197908A (ja) * 2001-09-12 2003-07-11 Seiko Instruments Inc 半導体素子及びその製造方法
JP2003258120A (ja) * 2002-03-07 2003-09-12 Seiko Epson Corp 半導体装置の製造方法
SE0300924D0 (sv) * 2003-03-28 2003-03-28 Infineon Technologies Wireless A method to provide a triple well in an epitaxially based CMOS or BiCMOS process
JP4530823B2 (ja) * 2004-12-02 2010-08-25 三洋電機株式会社 半導体装置及びその製造方法
US20070158779A1 (en) * 2006-01-12 2007-07-12 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a buried damage layer
US7648869B2 (en) * 2006-01-12 2010-01-19 International Business Machines Corporation Method of fabricating semiconductor structures for latch-up suppression
US7276768B2 (en) * 2006-01-26 2007-10-02 International Business Machines Corporation Semiconductor structures for latch-up suppression and methods of forming such semiconductor structures
US7491618B2 (en) * 2006-01-26 2009-02-17 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a conductive region
US20070194403A1 (en) * 2006-02-23 2007-08-23 International Business Machines Corporation Methods for fabricating semiconductor device structures with reduced susceptibility to latch-up and semiconductor device structures formed by the methods
US8112817B2 (en) * 2006-10-30 2012-02-07 Girish Chiruvolu User-centric authentication system and method
US7818702B2 (en) * 2007-02-28 2010-10-19 International Business Machines Corporation Structure incorporating latch-up resistant semiconductor device structures on hybrid substrates
US7754513B2 (en) * 2007-02-28 2010-07-13 International Business Machines Corporation Latch-up resistant semiconductor structures on hybrid substrates and methods for forming such semiconductor structures
KR100870297B1 (ko) * 2007-04-27 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079402A (en) * 1973-07-09 1978-03-14 National Semiconductor Corporation Zener diode incorporating an ion implanted layer establishing the breakdown point below the surface
DE2917455A1 (de) * 1979-04-30 1980-11-13 Ibm Deutschland Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung
EP0062725B1 (de) * 1981-04-14 1984-09-12 Deutsche ITT Industries GmbH Verfahren zum Herstellen eines integrierten Planartransistors
US5118631A (en) * 1981-07-10 1992-06-02 Loral Fairchild Corporation Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof
US5238860A (en) * 1987-07-10 1993-08-24 Kabushiki Kaisha Toshiba Semiconductor device having different impurity concentration wells
US5292671A (en) * 1987-10-08 1994-03-08 Matsushita Electric Industrial, Co., Ltd. Method of manufacture for semiconductor device by forming deep and shallow regions
JPH01161752A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体装置製造方法
JP2773957B2 (ja) * 1989-09-08 1998-07-09 富士通株式会社 半導体装置の製造方法
JPH081930B2 (ja) * 1989-09-11 1996-01-10 株式会社東芝 半導体装置の製造方法
JP2795565B2 (ja) * 1991-10-08 1998-09-10 シャープ株式会社 半導体記憶素子の製造方法
US5286991A (en) * 1992-08-26 1994-02-15 Pioneer Semiconductor Corporation Capacitor for a BiCMOS device
US5595925A (en) * 1994-04-29 1997-01-21 Texas Instruments Incorporated Method for fabricating a multiple well structure for providing multiple substrate bias for DRAM device formed therein
US5501993A (en) * 1994-11-22 1996-03-26 Genus, Inc. Method of constructing CMOS vertically modulated wells (VMW) by clustered MeV BILLI (buried implanted layer for lateral isolation) implantation

Also Published As

Publication number Publication date
JP3189872B2 (ja) 2001-07-16
US5895251A (en) 1999-04-20
JPH09298167A (ja) 1997-11-18
KR100189739B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
KR960035794A (ko) 엔모스(nmos) 집적회로장치에서 서브문턱전류를 감소시키는 큰 경사각도 붕소 이온주입 방법
KR970077166A (ko) 반도체 기판에 삼중웰을 형성하는 방법
KR970060534A (ko) 전력반도체장치 및 그의 제조방법
KR920001655A (ko) 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법
KR910007133A (ko) 고 성능 BiCMOS 회로를 제조하는 방법
KR950021768A (ko) 실드 확산 접합을 갖는 전계 효과 트랜지스터
KR890011104A (ko) 두꺼운 산화물 하부에 트랜지스터 베이스 영역을 형성하기 위한 방법
KR100532367B1 (ko) 보호 다이오드를 내재한 수평형 확산 모스 트랜지스터 및 그 제조방법
KR970008643A (ko) 반도체 집적 회로 장치의 제조 방법
KR970054087A (ko) 반도체 소자의 웰 형성방법
KR920010970A (ko) 질화 실리콘(Silicon Nitride) 캐패시터의 제조방법
KR0152897B1 (ko) 바이폴라소자 및 그 제조방법
KR970052103A (ko) 반도체 소자의 웰 형성 방법
KR950006489B1 (ko) 씨모오스 트랜지스터의 제조방법
KR970018713A (ko) 반도체 장치 및 그 제조 방법
KR910005475A (ko) 상보형 금속 산화물 반도체 트랜지스터에 관련하여 바이폴라 트랜지스터를 형성하기 위한 방법
KR980006065A (ko) 반도체 소자의 접합 영역 형성방법
KR19990002165A (ko) 저항 소자의 제조 방법
KR970008582A (ko) 반도체 장치의 제조방법
KR960026148A (ko) 반도체소자 제조방법
KR960026170A (ko) 콘택 홀 제조 방법
KR890005883A (ko) 반도체 장치의 제조방법
KR980006408A (ko) 마스크 롬의 제조방법
KR960035963A (ko) 반도체 장치의 소자 분리 영역 및 그 분리방법
KR960009204A (ko) 이피롬의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20090119

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20090119

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000