KR970077229A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR970077229A
KR970077229A KR1019970022171A KR19970022171A KR970077229A KR 970077229 A KR970077229 A KR 970077229A KR 1019970022171 A KR1019970022171 A KR 1019970022171A KR 19970022171 A KR19970022171 A KR 19970022171A KR 970077229 A KR970077229 A KR 970077229A
Authority
KR
South Korea
Prior art keywords
film
forming
polysilicon
polysilicon film
impurity diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019970022171A
Other languages
English (en)
Other versions
KR100232984B1 (ko
Inventor
마사히로 오노
도시하루 마쯔다
마사지 사까무라
Original Assignee
다까노 야스아끼
상요덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다까노 야스아끼, 상요덴기 가부시끼가이샤 filed Critical 다까노 야스아끼
Publication of KR970077229A publication Critical patent/KR970077229A/ko
Application granted granted Critical
Publication of KR100232984B1 publication Critical patent/KR100232984B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

폴리 실리콘막과 텅스텐 실리사이드막 등의 금속 실리사이드막으로 이루어지는 전극 배선막의 형성 방법의 개선 방안을 제시한다.
제1 및 제2블록부 미 및 불순물 확산 영역상에 얇은 제1폴리 실리콘막(16)을 형성하고, 그 제1폴리 실리콘막(16)에 비소 이온을 주입하여 도전체로 한다. 다음에, 상기 제1폴리 실리콘막(16)보다도 두꺼운 막 두께의 제2폴리 실리콘막(17)을 형성하고, 그 제2폴리 실리콘막(17)에 인 이온을 주입하여 도전체로 한다. 이어서, 상기 제2폴리 실리콘막(17)상에 텅스텐 실리사이드막(18)을 형성하고, 상기 텅스텐 실리사이드막(18)과 상기 제1 및 제2폴리 실리콘막(16,17)을 패터닝하여 전극 배선막을 형성한다.

Description

반도체 장치의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일 실시예의 반도체 장치의 제조 방법을 설명하는 제3단면도.

Claims (10)

  1. 반도체 기판의 표층에 불순물 확산 영역이 형성되고, 상기 불순물 확산 영역의 양측의 상기 반도체 기판상에 제1블록부 및 제2블록부가 형성되며, 상기 불순물 확산 영역상에 상기 제1볼록부 및 상기 제2볼록부 사이에 끼워진 오목부내에 상기 불순물 확산 영역과 접촉하는 폴리 실리콘막 및 금속 실리사이드막으로 이루어지는 전극 배선막을 형성하는 방법에 있어서, 상기 제1, 제2볼록부 및 상기 불순물 확산 영역상에 제1폴리 실리콘막을 형성하는 공정, 상기 제1폴리 실리콘막에 이온 주입하여 상기 제1폴리 실리콘막을 도전체로 하는 공정, 상기 제1폴리 실리콘막 보다도 두꺼운 막 두께의 제2폴리 실리콘막을 상기 제1폴리 실리콘막상에 형성하는 공정, 상기 제2폴리 실리콘막에 이온 주입하여 상기 제2폴리 실리콘막을 도전체로 하는 공정, 상기 제2폴리 실리콘막상에 금속 실리사이드막을 형성하는 공정, 및 상기 금속 실리사이드막 및 상기 제1, 제2폴리 실리콘막을 패터닝하여 전극 배선막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제1, 제2볼록부는, 상기 반도체 기판상에 게이트 절연막, 게이트 전극 및 절연막이 적층 형성되고, 그 측벽에 측벽 스페이서막이 형성되어 이루어지는 MOS 트랜지스터인 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 제1, 제2볼록부는, 상기 반도체 기판상에 게이트 절연막, 콘트롤 게이트 및 절연막이 적층 형성되고, 그 측벽에 측벽 스페이서막이 형성되어 이루어지는 불휘발성 반도체 기억 장치인 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 제1폴리 실리콘막은 대략 200Å 내지 500Å의 막두께이며, 상기 제2폴리 실리콘막은 대략 2,000Å 내지 3,000Å의 막 두께인 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 제1 및 제2볼록부의 높이는 대략 4,000Å 내지 6,000Å이고, 양 볼록부간의 폭은 대략 1,000Å내지 4,000Å인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 상기 금속 실리사이드막은 텅스텐 실리사이드막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 반도체 기판상에 형성된 제1절연막상에 도전막을 형성한 후에 상기 도전막을 패터닝하여 플로팅 게이트를 형성하는 공정, 상기 플로팅 게이트의 상부 및 측부를 피복하도록 제2절연막을 형성하는 공정, 전면에 도전막을 형성하고, 상기 도전막상에 제3절연막을 형성하는 공정, 상기 플로팅 게이트에 적어도 그 일부가 중첩되도록 상기 제3절연막 및 상기 도전막을 패터닝하여, 상기 도전막으로 이루어지는 콘트롤 게이트를 형성하는 공정, 상기 플로팅 게이트 및 상기 콘트롤 게이트를 마스크로 해서, 상기 기판의 표층에 이온 주입하여, 상기 플로팅 게이트 및 상기 콘트롤 게이트의 양측에 제1 및 제2불순물 확산 영역을 형성하는 공정, 전면에 제4절연막을 형성하는 공정, 상기 제1불순물 확산 영역 상의 상기 제4절연막상에 레지스트막을 형성하고, 상기 레지스트막을 마스크로 하여 상기 제4절연막 및 제2절연막을 에칭하여 상기 제2불순물 확산 영역 위를 노출시킴과 동시에 상기 콘트롤 게이트의 측벽부 및 상기 제1불순물 확산 영역의 일부를 피복하는 상기 제4절연막으로 이루어지는 측벽 스페이서막을 형성하는 공정, 상기 제2불순물 확산 영역 위로부터 상기 제3절연막 또는 제4절연막상에 나란히 연속하는 제1폴리실리콘막을 형성하는 공정, 상기 제1폴리 실리콘막에 이온 주입하여 상기 제1폴리 실리콘막을 도전체로 하는 공정, 상기 제1폴리 실리콘막 보다도 두꺼운 막 두께의 제2폴리 실리콘막을 상기 제1폴리 실리콘막상에 형성하는 공정, 상기 제2폴리 실리콘막에 이온 주입하여 상기 제2폴리 실리콘막을 도전체로 하는 공정, 상기 제2폴리 실리콘막상에 금속 실리사이드막을 형성하는 공정, 및 상기 금속 실리사이드막 및 상기 제1, 제2폴리 실리콘막을 패터닝하여, 상기 금속 실리사이드막 및 제1, 제2폴리 실리콘막으로 이루어지는 전극 배선막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제7항에 있어서, 상기 제1폴리 실리콘막은 대략 200Å 내지 500Å의 막두께이고, 상기 제2폴리 실리콘막은 대략 2,000Å 내지 3,000Å의 막 두께인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제7항에 있어서, 상기 제2불순물 확산 영역의 표층으로부터 상기 콘트롤 게이트상에 적층된 상기 제3절연막의 높이는 대략 4,000Å 내지 6,000Å의 막 두께이고, 상기 제2불순물 확산 영역을 사이에 두고 인접하는 상기 측벽 스페이서막 사이의 폭은 대략 1,000Å 내지 4,000Å인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제7항에 있어서, 상기 금속 실리사이드막은 텅스텐 실리사이드막인 것을 특징으로 하는 반도체 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970022171A 1996-05-31 1997-05-30 반도체 장치의 제조 방법 Expired - Fee Related KR100232984B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP13920796 1996-05-31
JP96-139207 1996-05-31
JP97-065042 1997-03-18
JP06504297A JP3253552B2 (ja) 1996-05-31 1997-03-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR970077229A true KR970077229A (ko) 1997-12-12
KR100232984B1 KR100232984B1 (ko) 1999-12-01

Family

ID=26406186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970022171A Expired - Fee Related KR100232984B1 (ko) 1996-05-31 1997-05-30 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (2) US5792695A (ko)
JP (1) JP3253552B2 (ko)
KR (1) KR100232984B1 (ko)
TW (1) TW344143B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW461052B (en) * 1998-06-18 2001-10-21 United Microelectronics Corp Manufacturing method of flash memory cell
KR100316709B1 (ko) * 1998-07-13 2001-12-12 윤종용 불휘발성 메모리 장치 제조 방법
US6284596B1 (en) * 1998-12-17 2001-09-04 Taiwan Semiconductor Manufacturing Company Method of forming split-gate flash cell for salicide and self-align contact
US6538925B2 (en) * 2000-11-09 2003-03-25 Innotech Corporation Semiconductor memory device, method of manufacturing the same and method of driving the same
JP2002198500A (ja) * 2000-12-27 2002-07-12 Mitsubishi Electric Corp 半導体集積回路装置およびその製造方法
US6821847B2 (en) * 2001-10-02 2004-11-23 Mosel Vitelic, Inc. Nonvolatile memory structures and fabrication methods
US6620635B2 (en) * 2002-02-20 2003-09-16 International Business Machines Corporation Damascene resistor and method for measuring the width of same
KR100467018B1 (ko) 2002-06-27 2005-01-24 삼성전자주식회사 콘텍홀을 갖는 반도체 소자의 형성방법
KR100460066B1 (ko) * 2002-07-19 2004-12-04 주식회사 하이닉스반도체 반도체소자의 제조방법
US6803315B2 (en) * 2002-08-05 2004-10-12 International Business Machines Corporation Method for blocking implants from the gate of an electronic device via planarizing films
US6858494B2 (en) * 2002-08-20 2005-02-22 Taiwan Semiconductor Manufacturing Company Structure and fabricating method with self-aligned bit line contact to word line in split gate flash
US6605535B1 (en) * 2002-09-26 2003-08-12 Promos Technologies, Inc Method of filling trenches using vapor-liquid-solid mechanism
KR100576359B1 (ko) * 2003-12-04 2006-05-03 삼성전자주식회사 비대칭으로 마주보는 소오스 및 드레인 영역들이 배치된 트랜지스터를 갖는 반도체 장치들 및 그 제조 방법들
JP2006179646A (ja) * 2004-12-22 2006-07-06 Matsushita Electric Ind Co Ltd 固体撮像装置の製造方法
US20070254415A1 (en) * 2006-04-27 2007-11-01 Oh Hyun U Thin film transistor substrate, method of manufacturing the same and method of manufacturing liquid crystal display panel including the same
JP4257355B2 (ja) * 2006-09-25 2009-04-22 エルピーダメモリ株式会社 半導体装置およびその製造方法
CN104716177B (zh) * 2013-12-11 2017-10-24 上海华虹宏力半导体制造有限公司 一种改善漏电的射频ldmos器件的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61134055A (ja) * 1984-12-04 1986-06-21 Sony Corp 半導体装置の製造方法
US4829024A (en) * 1988-09-02 1989-05-09 Motorola, Inc. Method of forming layered polysilicon filled contact by doping sensitive endpoint etching
US4957877A (en) * 1988-11-21 1990-09-18 Intel Corporation Process for simultaneously fabricating EEPROM cell and flash EPROM cell
US5045488A (en) * 1990-01-22 1991-09-03 Silicon Storage Technology, Inc. Method of manufacturing a single transistor non-volatile, electrically alterable semiconductor memory device
US5067108A (en) * 1990-01-22 1991-11-19 Silicon Storage Technology, Inc. Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate
US5029130A (en) * 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
US5024972A (en) * 1990-01-29 1991-06-18 Motorola, Inc. Deposition of a conductive layer for contacts
JP2825585B2 (ja) * 1990-01-29 1998-11-18 株式会社日立製作所 半導体集積回路装置及びその製造方法
US5341014A (en) * 1992-01-07 1994-08-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device and a method of fabricating the same
JP2919160B2 (ja) * 1992-03-17 1999-07-12 株式会社日立製作所 シェルフ構造体の組立て方法、組立装置及び組立治具
JP4156044B2 (ja) * 1994-12-22 2008-09-24 エスティーマイクロエレクトロニクス，インコーポレイテッド 集積回路におけるランディングパッド構成体の製造方法
US5705427A (en) * 1994-12-22 1998-01-06 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad structure in an integrated circuit
US5552331A (en) * 1995-07-11 1996-09-03 Advanced Micro Devices, Inc. Process for self-aligned source for high density memory
US5719071A (en) * 1995-12-22 1998-02-17 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad sturcture in an integrated circuit
US5759905A (en) * 1995-12-29 1998-06-02 Micron Technology, Inc. Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening

Also Published As

Publication number Publication date
US6274489B1 (en) 2001-08-14
JPH1050705A (ja) 1998-02-20
US5792695A (en) 1998-08-11
KR100232984B1 (ko) 1999-12-01
TW344143B (en) 1998-11-01
JP3253552B2 (ja) 2002-02-04

Similar Documents

Publication Publication Date Title
US5019527A (en) Method of manufacturing non-volatile semiconductor memories, in which selective removal of field oxidation film for forming source region and self-adjusted treatment for forming contact portion are simultaneously performed
JP3371708B2 (ja) 縦型電界効果トランジスタの製造方法
KR19990048973A (ko) 반도체 장치 및 그 제조방법
US6066534A (en) Method of manufacturing a field effect transistor
KR970077229A (ko) 반도체 장치의 제조 방법
KR970705837A (ko) 고밀도 메모리를 위한 자기 · 정렬 소스 공정(process for self-aligned source for high density memory)
KR100487951B1 (ko) 자기정렬 콘택홀을 갖는 반도체 장치및 그 제조방법
US5640033A (en) MOSFET having fine gate electrode structure
KR960036086A (ko) 플래쉬 이이피롬 셀의 제조방법
US6686276B2 (en) Semiconductor chip having both polycide and salicide gates and methods for making same
KR100790261B1 (ko) 디모스 소자 제조 방법
US6987038B2 (en) Method for fabricating MOS field effect transistor
KR100255147B1 (ko) 플래쉬 메모리 셀 어레이 및 그 제조 방법
KR0129984B1 (ko) 반도체장치 및 그 제조방법
KR100255514B1 (ko) 반도체 메모리 장치 제조방법
KR970054214A (ko) 플래쉬 메모리 셀의 제조 방법
KR100399926B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100273299B1 (ko) 모스 트랜지스터 제조방법
KR100235622B1 (ko) 반도체 소자의 얕은 접합 형성방법
KR930008080B1 (ko) 불휘발성 메모리장치의 제조방법
KR100215836B1 (ko) 반도체 소자의 제조방법
KR970006740B1 (ko) 박막트랜지스터의 제조 방법
KR19980035608A (ko) 반도체소자 제조방법
KR960039406A (ko) 플래쉬 이이피롬 셀의 제조방법
KR960039443A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

FPAY Annual fee payment

Payment date: 20070823

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20080910

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20080910

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000