KR970077418A - 리드 프레임을 이용한 노운 굳 다이 제조 방법 - Google Patents

리드 프레임을 이용한 노운 굳 다이 제조 방법 Download PDF

Info

Publication number
KR970077418A
KR970077418A KR1019960017757A KR19960017757A KR970077418A KR 970077418 A KR970077418 A KR 970077418A KR 1019960017757 A KR1019960017757 A KR 1019960017757A KR 19960017757 A KR19960017757 A KR 19960017757A KR 970077418 A KR970077418 A KR 970077418A
Authority
KR
South Korea
Prior art keywords
lead frame
semiconductor chip
chip
manufacturing
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019960017757A
Other languages
English (en)
Inventor
김강수
이충우
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960017757A priority Critical patent/KR970077418A/ko
Publication of KR970077418A publication Critical patent/KR970077418A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • H10P74/277—Circuits for electrically characterising or monitoring manufacturing processes, e.g. circuits in tested chips or circuits in testing wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/10—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof using carriers specially adapted therefor, e.g. front opening unified pods [FOUP]
    • H10P72/16—Trays for chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/78—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using vacuum or suction, e.g. Bernoulli chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/207—Electrical properties, e.g. testing or measuring of resistance, deep levels or capacitance-voltage characteristics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 다이 패드 부위에 진공 구멍이 형성되고 그 진공 구멍을 통하여 인가된 진공으로 인한 칩을 흡착·고정함으로써 노운 굳 다이의 제조 공정시 외부 충격으로부터 반도체 칩을 보호하고 본딩 와이어의 단선을 방지할 수 있는 리드 프레임을 이용한 노운 굳 다이의 제조 방법에 관한 것으로서, 종래의 노운 굳 다이 제조 방법에서 공정이 진행되는 도중에 또는 공정간 이송 도중에 반도체 칩이 리드 프레임으로부터 이탈되거나 본딩 와이어가 단선으로 양품의 침입에도 불구하고 불량으로 판정되는 발생되는 문제점을 해결하기 위한 것이다.

Description

리드 프레임을 이용한 노운 굳 다이 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일 실시예에 따른 다이 패드가 형성된 리드 프레임을 나타내는 평면도.
제2도는 제1도의 2-2선 단면도.

Claims (7)

  1. 복수개의 연배열된 리드들이 접착 테이프에 의하여 고정되고 각각 전기적으로 분리되어 있으며, 다이 패드를 가지는 리드 프레임이 준비되는 단계와; 상기 리드 프레임이 칩 홀더에 적재되고, 반도체 칩이 상기 다이 패드에 적재되는 단계와; 상기 반도체 칩과 리드가 전기적으로 연결되는 단계와; 상기 반도체 칩과 리드 프레임을 적재한 칩 홀더가 테스트 장치에 공급되고, 접속 핀이 형성된 테스트 보드를 통하여 테스트가 이루어지는 단계; 및 상기 테스트가 완료된 반도체 칩이 리드 프레임 및 칩 홀더로부터 분리되는 단계를 포함하는 리드 프레임을 이용한 노운 굳 다이의 제조 방법.
  2. 제1항에 있어서, 상기 다이 패드에 진공 구멍이 형성되며, 그 진공 구멍을 통한 진공 흡착 방식으로 상기 반도체 칩을 고정하는 것을 특징으로 하는 리드 프레임을 이용한 노운 굳 다이의 제조 방법.
  3. 제1항에 있어서, 상기 접착 테이프가 열경화성 테이프인 것을 특징으로 하는 리드 프레임을 이용한 노운 굳 다이의 제조 방법.
  4. 제1항에 있어서, 상기 칩과 리드와의 전기적 연결이 본딩 와이어에 의하여 이뤄지는 것을 특징으로 하는 리드프레임을 이용한 굳 다이의 제조 방법.
  5. 제1항에 있어서, 상기 테스트 장치의 접속 핀이 포고 핀인 것을 특징으로 하는 리드프레임을 이용한 노운 굳 다이의 제조 방법.
  6. 제1항에 있어서, 상기 테스트 장치의 접속 핀이 탐침 카드인 것을 특징으로 하는 리드 프레임을 이용한 노운 굳 다이의 제조 방법.
  7. 제1항에 있어서, 상기 리드 프레임 한개당 반도체 칩 한개가 적재되는 것을 특징으로 하는 리드 프레임을 이용한 노운 굳 다이의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960017757A 1996-05-23 1996-05-23 리드 프레임을 이용한 노운 굳 다이 제조 방법 Withdrawn KR970077418A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017757A KR970077418A (ko) 1996-05-23 1996-05-23 리드 프레임을 이용한 노운 굳 다이 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017757A KR970077418A (ko) 1996-05-23 1996-05-23 리드 프레임을 이용한 노운 굳 다이 제조 방법

Publications (1)

Publication Number Publication Date
KR970077418A true KR970077418A (ko) 1997-12-12

Family

ID=66220287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017757A Withdrawn KR970077418A (ko) 1996-05-23 1996-05-23 리드 프레임을 이용한 노운 굳 다이 제조 방법

Country Status (1)

Country Link
KR (1) KR970077418A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490493B1 (ko) * 2000-10-23 2005-05-19 앰코 테크놀로지 코리아 주식회사 반도체 칩 고정 방법
KR101010114B1 (ko) * 2003-08-29 2011-01-24 르네사스 일렉트로닉스 가부시키가이샤 리드 프레임의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490493B1 (ko) * 2000-10-23 2005-05-19 앰코 테크놀로지 코리아 주식회사 반도체 칩 고정 방법
KR101010114B1 (ko) * 2003-08-29 2011-01-24 르네사스 일렉트로닉스 가부시키가이샤 리드 프레임의 제조 방법

Similar Documents

Publication Publication Date Title
US7192806B2 (en) Method of establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate
US6291894B1 (en) Method and apparatus for a semiconductor package for vertical surface mounting
US5084753A (en) Packaging for multiple chips on a single leadframe
KR100191833B1 (ko) 플립 칩 또는 와이어 본드 집적 회로를 테스트하기 위한 장치 및그 장치를 구성하는 방법
US6198162B1 (en) Method and apparatus for a chip-on-board semiconductor module
US6249052B1 (en) Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration
KR930022510A (ko) 테스트 접촉부만을 가지는 반도체 장치 제조 방법
EP0820099A3 (en) Packaged semiconductor device and method of manufacturing the same
KR950001971A (ko) 노운 굳 다이 어레이용 테스트 소켓
WO2004015773A3 (de) Halbleiterwafer mit elektrisch verbundenen kontakt- und prüfflächen
KR970077418A (ko) 리드 프레임을 이용한 노운 굳 다이 제조 방법
KR0135214B1 (ko) 집적 회로 테스팅 장치(Integrated Circuit Test Apparatus)
JP2503652B2 (ja) 半導体集積回路装置およびその検査方法
JP2004031432A (ja) 半導体装置
KR100258350B1 (ko) 슈퍼 bga 반도체패키지
KR970077417A (ko) 리드 프레임을 이용한 노운 굳 다이 제조 방법
KR980006210A (ko) 부가된 테스트 패드를 갖는 멀티 칩 패키지용 기판
JP2555916B2 (ja) フィルムキャリヤ半導体装置
KR940005718B1 (ko) 집적회로 모듀울 연결 패키지
KR100439575B1 (ko) 칩성능시험용 세라믹 패키지
KR950010033A (ko) 번인 테스트용 반도체 패키지 및 그를 이용한 멀티 칩 패키지 시스템
KR20000050570A (ko) 칩의 검사를 위해 임시로 사용되는 캐리어 패키지
JPH0770557B2 (ja) 半導体装置
JPH0294550A (ja) ピン・グリッド・アレイ型パッケージ
Streifer et al. 4719634 Semiconductor laser array with fault tolerant coupling

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000