KR970077417A - 리드 프레임을 이용한 노운 굳 다이 제조 방법 - Google Patents

리드 프레임을 이용한 노운 굳 다이 제조 방법 Download PDF

Info

Publication number
KR970077417A
KR970077417A KR1019960017755A KR19960017755A KR970077417A KR 970077417 A KR970077417 A KR 970077417A KR 1019960017755 A KR1019960017755 A KR 1019960017755A KR 19960017755 A KR19960017755 A KR 19960017755A KR 970077417 A KR970077417 A KR 970077417A
Authority
KR
South Korea
Prior art keywords
lead frame
semiconductor chip
chip
manufacturing
hardened die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019960017755A
Other languages
English (en)
Inventor
김강수
홍성호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960017755A priority Critical patent/KR970077417A/ko
Publication of KR970077417A publication Critical patent/KR970077417A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/10—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof using carriers specially adapted therefor, e.g. front opening unified pods [FOUP]
    • H10P72/16—Trays for chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/207—Electrical properties, e.g. testing or measuring of resistance, deep levels or capacitance-voltage characteristics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 단일 리드 프레임을 이용하여 테스트가 효과적으로 이루어질 수 있고 저렴하게 노운 굳 다이를 대량 생산할 수 있는 노운 굳 다이의 제조 방법에 관한 것으로서, 한개의 리드 프레임 스트립에 다수개의 반도체 칩이 조립되는 종래의 노운 굳 다이 제조 방법에서 발생되는 설비 효율 저하, 원가 상승 및 자동화 곤란등의 문제점을 해결하기 위하여, 리드 프레임 한개당 반도체 칩 한개씩을 조립하는 단일 리프 프레임 구조를 채택함으로써, 기존의 공정을 최대한 활용하여 테스트가 효과적으로 이루어질 수 있고 저렴하게 노운 굳 다이를 대량 생산할 수 있는 이점(利點)이 있다.

Description

리드 프레임을 이용한 노운 굳 다이 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 단일 리드 프레임을 나타내는 평면도.

Claims (6)

  1. 복수개의 연배열된 리드들이 접착 테이프에 의하여 고정되고 각각 전기적으로 분리되어 있는 리드 프레임이 준비되는 단계와; 상기 리드 프레임이 칩 홀더에 적재되고, 반도체 칩이 리드 프레임의 중앙 부분을 통하여 칩 홀더에 적재되어 상기 칩 홀더의 진공 구멍에 의하여 흡착·고정되는 단계와; 상기 반도체 칩과 리드가 전기적으로 연결되는 단계와; 상기 반도체 칩과 리드 프레임을 적재합 칩 홀더가 테스트 장치에 공급되고, 접속 핀이 형성된 테스트 보드를 통하여 테스트가 이루어지는 단계; 및 상기 테스트가 완료된 반도체 칩이 리드 프레임 및 칩 홀더로부터 분리되는 단계를 포함하는 리드 프레임을 이용한 노운 굳 다이의 제조 방법.
  2. 제1항에 있어서, 상기 리드 프레임 한개당 반도체 칩 한개가 적재되는 것을 특징으로 하는 리드 프레임을 이용한 노운 굳 다이의 제조 방법.
  3. 제1항에 있어서, 상기 접착 테이프가 열경화성 테이프인 것을 특징으로 하는 리드 프레임을 이용한 노운 굳 다이의 제조 방법.
  4. 제1항에 있어서, 상기 칩과 리드와의 전기적 연결이 본딩 와이어에 의하여 이뤄지는 것을 특징으로 하는 노운 굳 다이의 제조 방법.
  5. 제1항에 있어서, 상기 테스트 장치의 접속 핀이 포고 핀인 것을 특징으로 하는 리드 프레임을 이용한 노운 굳 다이의 제조 방법.
  6. 제1항에 있어서, 상기 테스트 장치의 접속 핀이 탐침 카드인 것을 특징으로 하는 리드 프레임을 이용한 노운 굳 다이의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960017755A 1996-05-23 1996-05-23 리드 프레임을 이용한 노운 굳 다이 제조 방법 Withdrawn KR970077417A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017755A KR970077417A (ko) 1996-05-23 1996-05-23 리드 프레임을 이용한 노운 굳 다이 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017755A KR970077417A (ko) 1996-05-23 1996-05-23 리드 프레임을 이용한 노운 굳 다이 제조 방법

Publications (1)

Publication Number Publication Date
KR970077417A true KR970077417A (ko) 1997-12-12

Family

ID=66219809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017755A Withdrawn KR970077417A (ko) 1996-05-23 1996-05-23 리드 프레임을 이용한 노운 굳 다이 제조 방법

Country Status (1)

Country Link
KR (1) KR970077417A (ko)

Similar Documents

Publication Publication Date Title
US5084753A (en) Packaging for multiple chips on a single leadframe
US4701781A (en) Pre-testable semiconductor die package
US5227995A (en) High density semiconductor memory module using split finger lead frame
US4926117A (en) Burn-in board having discrete test capability
US5578919A (en) Method of testing semiconductor device and test apparatus for the same
KR970008514A (ko) 반도체장치, 반도체장치용 인터포우저(interposer) 및 그 제조방법
KR950034403A (ko) 반도체 웨이퍼 검사 방법
KR960008970A (ko) 집적 회로 칩의 평면 배열의 적층에 의한 모노리드식 전자 모듈 형성 방법
US5440231A (en) Method and apparatus for coupling a semiconductor device with a tester
US3368114A (en) Microelectronic circuit packages with improved connection structure
US4874086A (en) Film carrier and a method for manufacturing a semiconductor device utilizing the same
US6703651B2 (en) Electronic device having stacked modules and method for producing it
JPH026764A (ja) 集積回路試験装置
US6179659B1 (en) Electrical contact device and associated method of manufacture
US4985748A (en) Universal tape for use in tape automated bonding system
US7198979B2 (en) Method for manufacturing a stack arrangement of a memory module
KR970077417A (ko) 리드 프레임을 이용한 노운 굳 다이 제조 방법
US5086335A (en) Tape automated bonding system which facilitate repair
JPH04233244A (ja) 集積回路アセンブリ
US5940680A (en) Method for manufacturing known good die array having solder bumps
KR100723518B1 (ko) 패드 체인을 구비하는 인터포우저 패턴
KR970077418A (ko) 리드 프레임을 이용한 노운 굳 다이 제조 방법
SE470501B (sv) Förfarande vid montering på ett substrat av en TAB-krets, varvid TAB-strukturens anslutningar utgörs av ett elektriskt ledande anslutningsmönster som framställts på en filmremsa och vilket är anslutet till TAB-strukturens halvledarkretsbricka
JP2630295B2 (ja) マルチ・チップ・モジュール
KR950014898A (ko) 집적 회로 테스팅 장치

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000