KR970077482A - 반도체 소자 격리 산화막 제조방법 - Google Patents

반도체 소자 격리 산화막 제조방법 Download PDF

Info

Publication number
KR970077482A
KR970077482A KR1019960015076A KR19960015076A KR970077482A KR 970077482 A KR970077482 A KR 970077482A KR 1019960015076 A KR1019960015076 A KR 1019960015076A KR 19960015076 A KR19960015076 A KR 19960015076A KR 970077482 A KR970077482 A KR 970077482A
Authority
KR
South Korea
Prior art keywords
film
insulating
etching
insulating film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019960015076A
Other languages
English (en)
Other versions
KR0179290B1 (ko
Inventor
이상돈
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019960015076A priority Critical patent/KR0179290B1/ko
Publication of KR970077482A publication Critical patent/KR970077482A/ko
Application granted granted Critical
Publication of KR0179290B1 publication Critical patent/KR0179290B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials

Landscapes

  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자 제조방법에 관하 것으로, 특지 256M Bit 이상의 제품에 적용될 수 있도록 좁은 필드영역에 계단식 구조의 격리 산화막을 성장시킨 반도체 소자 격의 산화막 제조에 관한 것이다.
이를 위한 본 발명의 반도체 소자 격리 산화막 제조방법은 기판 상에 제1, 제2절연막과 제1전극층 그리고, 제3절연막을 차례대로 증착하는 단계, 상기 제2절연막 위의 제3절연막 및 제1전극층을 소정 영역 식각하는 단계, 상기 전면에 제4절연막 증착 후 제1전극층과 제3절연막 측벽에 측벽 절연막 형성하는 단계, 상기 들어난 제2절연막과 들어난 제2절연막의 밑의 기판을 소정 영역까지 식각하는 단계, 상기 측벽 절연막과 제3절연막의 상부를 소정 영역까지 식각하는단계, 상기 들어난 기판상에 필드 절연막 형성하는 단계를 포함하는 것을 특정으로 한다.

Description

반도체 소자 격리 산화막 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 제1실시예의 반도체 소자 격리 산화막 공정 단면도.

Claims (12)

  1. 기판 상에 제1, 제2절연막과 제1전극층 그리고, 제3절연막을 차례대로 증착하는 단계; 상기 제2절연막 위의 제3절연막 및 제1전극층을 소정 영역 식각하는 단계; 상기 전면에 제4절연막 증착 후 제1전국층과 제3절연막 측벽에 절연막 형성하는 단계;상기 들어난 제2절연막과 들어난 제2절연막 밑의 기판을 소정 영역까지 식각하는 단계; 상기 측벽 절연막과 제3절연막의 상부를 소정 영역까지 식각하는 단계; 상기 들어난 기판상에 필드 절연막 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 격리 산화막 제조방법.
  2. 제1항에 있어서, 상기 제3절연막 및 제1전극층 식각 후 제1전극층 측면에 열절연막을 성장시키는 것을 특징으로 하는 반도체 소자 격리 산화막 제조방법.
  3. 제1항에 있어서, 상기 제1전극층을 얇은 절연막으로 대체하여 사용할 수 있는 것을 특징으로 하는 반도체 소자 격리 산화막 제조방법
  4. 제1항에 있어서, 상기 측벽 절연막 형성시 전극층을 사용하여 측벽 절연막을 형성할 수 있는 것을 특징으로 하는 반도체 소자 격리 산화막 제조방법.
  5. 기판에 제1절연막과 제1절연막을 차례로 형성하는 단계; 제1절연막 위의 소정 부분이 노출되도록 제2절연막 식각하는 단계; 상기 전면에 제3절연막 증착 후 제3절연막을 식각하여 제2절연막 측벽에 측벽 절연막을 형성하는 단계; 상기 제2절연막과 측벽 절연막 식각하는 단계; 상기 들어난 제1절연막과 그 아래 기판의 소정 영역까지 식각하는 단계; 상기 노출된 기판 상에 필드 절연막 형성하는 것을 특징으로 하는 반도체 소자 격리 산화막 제도방법.
  6. 제5항에 있어서, 상기 측벽 절연막 형성시 전극층을 사용하여 측벽 절연막을 형성할 수 있는 것을 특징으로 하는 반도체 소자 격리 산화막 제조방법.
  7. 기판 상에 제1절연막, 제2절연막, 제1전극층, 제3절연막을 차례로 증착하는 단계; 상기 제2절연막 소정영역에 노출되도록 제3절연막과 제1전극층을 식각하는 단계; 상기 제3절연막 완전 제거시까지 제2절연막 같이 식각하는 단계; 상기 전면에 제4절연막 증착 후 제2절연막과 제1전극층 측벽에 측벽 절연막을 형성하는 단계; 상기 노출된 제2절연막과 측벽 절연막을 식각하는 단계; 상기 들어난 제1절연막 식각 후 노출된 기판을 소정영역까지 식각하는 단계; 노출된 기판 상에 필드 산화막을 형성하는 것을 포함하여 제작되는 것을 특징으로 하는 반도체 소자 격리 산화막 제조 방법.
  8. 제7항에 있어서, 상기 제1전극층 형성을 절연막으로 대체할 수 있는 것을 포함하여 이루어짐을 특징으로 하는 반도체 소자 격리 산화막 제조 방법.
  9. 제7항에 있어서, 상기 제3절연막이 완전히 제거될 때까지 제2절연막을 같이 식각한 후, 제1전극층을 식각하고 측벽 산화막을 형성하는 것을 포함하여 이루어짐을 특징으로 하는 반도체 소자 격리 산화막 제조 방법.
  10. 제7항에 있어서, 상기 측벽 절연막 형성시 전극층을 사용하여 측벽 산화막을 형성하는 것을 포함하여 이루어짐을 특징으로 하는 반도체 소자 격리 산화막 제조 방법.
  11. 제7항에 있어서, 9항과 같이 제1전극층을 식각하고 어떤 다른 박막의 증착없이 제2절연막을 식각하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자 격리 산화막 제조방법.
  12. 제7항에 있어서, 상기 제1절연막 식각 전에 제1전극층을 식각하지 않고 제1절연막의 식각후 기판의 식각시 제1전극층이 함께 식각되도록 하는 단계; 상기 기판의 식각량을 제1전극층의 두께에 따라 조절할 수 있는 공정을 포함하여 이루어지을 특징으로 하는 반도체 소자 격리 산화막 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960015076A 1996-05-08 1996-05-08 반도체 소자 격리 산화막 제조방법 Expired - Fee Related KR0179290B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960015076A KR0179290B1 (ko) 1996-05-08 1996-05-08 반도체 소자 격리 산화막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015076A KR0179290B1 (ko) 1996-05-08 1996-05-08 반도체 소자 격리 산화막 제조방법

Publications (2)

Publication Number Publication Date
KR970077482A true KR970077482A (ko) 1997-12-12
KR0179290B1 KR0179290B1 (ko) 1999-04-15

Family

ID=19458083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015076A Expired - Fee Related KR0179290B1 (ko) 1996-05-08 1996-05-08 반도체 소자 격리 산화막 제조방법

Country Status (1)

Country Link
KR (1) KR0179290B1 (ko)

Also Published As

Publication number Publication date
KR0179290B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR940009759A (ko) 반도체 장치의 필드 산화막 형성 방법
KR970077482A (ko) 반도체 소자 격리 산화막 제조방법
KR950021390A (ko) 반도체 소자의 소자분리막 형성 방법
KR960026585A (ko) 반도체소자의 소자분리 산화막의 제조방법
KR970003807A (ko) 도전층을 포함하는 소자분리구조를 갖는 반도체장치 및 그 제조방법
KR930020688A (ko) 반도체 메모리장치의 제조방법
KR970030647A (ko) 반도체 소자의 측벽 제조 방법 및 그 구조
KR910010748A (ko) 적층형 캐패시터 및 제조방법
KR970052785A (ko) 반도체 소자 제조방법
KR100298429B1 (ko) 반도체소자및그의제조방법
KR950021090A (ko) 반도체 소자의 콘택홀 형성방법
KR950024264A (ko) 반도체장치의 금속배선시 콘택부 형성방법 및 구조
KR970008482A (ko) 반도체 장치 소자분리 방법
KR940016504A (ko) 반도체 소자의 콘택 제조방법
JPH0357216A (ja) 半導体集積回路装置の製造方法
KR930009061A (ko) 반도체 장치의 소자분리방법
KR930011253A (ko) 랙(Rack) 구조의 스토리지 노드를 갖는 DRAM셀 제조방법
KR970072087A (ko) 반도체 소자의 콘택홀 형성방법
KR970024270A (ko) 금속-샐리사이드 구조를 갖는 반도체장치의 제조방법
KR940018978A (ko) 반도체 장치의 저장용 캐패시터 노드 구조 및 제조방법
KR920015550A (ko) 커패시터의 제조 방법
KR950006994A (ko) 반도체 소자의 비아 플러그 형성방법
KR960043176A (ko) 캐패시터 제조방법
KR930003352A (ko) 트렌치 구조를 갖는 반도체 장치 및 그의 형성방법
KR970030349A (ko) 매몰형 및 비매몰형 콘택을 구비하는 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20101127

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20101127

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000