KR970077668A - Pzt 박막 메모리 및 그 제조 방법 - Google Patents

Pzt 박막 메모리 및 그 제조 방법 Download PDF

Info

Publication number
KR970077668A
KR970077668A KR1019960018741A KR19960018741A KR970077668A KR 970077668 A KR970077668 A KR 970077668A KR 1019960018741 A KR1019960018741 A KR 1019960018741A KR 19960018741 A KR19960018741 A KR 19960018741A KR 970077668 A KR970077668 A KR 970077668A
Authority
KR
South Korea
Prior art keywords
thin film
pzt thin
electrode
pzt
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019960018741A
Other languages
English (en)
Inventor
김창정
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960018741A priority Critical patent/KR970077668A/ko
Priority to JP9141836A priority patent/JPH1074901A/ja
Publication of KR970077668A publication Critical patent/KR970077668A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 강유전체 PZT(PbZrxTi1-xO3; 지르콘산납-티탄산납) 박막 메모리 및 그 제조 방법에 관한 것으로, 특히 활성 영역(active region)의 PZT와 Si 간에 반응이 일어나지 않은 PZT 박막 메모리 및 실리콘 퓨전 본딩을 이용한 상기 PZT 박막 메모리 제조 방법에 관한 것으로, CMOS FET 구조의 Si 채널과 강유전체 캐패시터 구조의 PZT 박막을 어라인하여 급속 가열 공정(RTP)으로 집합시킴으로써, Si와 PZT 박막의 Pb와의 반응을 최대한 억제할 수 있으며, 바로 CMOS FET의 활성 영역 상에 PZT 박막이 형성되므로, 고집적 메모리의 제조가 가능하다. 또한, PZT 박막은 투명 기판 상에 형성되므로, 정확한 정렬(alignment)이 이루어진다.

Description

PZT 박막 메모리 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 PZT 박막을 이용한 메모리의 단면도이며, 제4도는 제3도의 PZT 박막을 이용한 메모리의 제조 방법을 설명하기 위한 설명도이다.

Claims (7)

  1. Si 기판과, 상기 Si 기판 상에 각 메모리 셀들을 구분짓는 일정한 간격으로 상기 Si 기판을 부분적으로 식각하여 형성된 필드 악사이드와, 상기 필드 악사이드 사이의 상기 Si 기판에 일정한 폭의 통전 채널을 사이에 두고 소스 및 드레인이 되도록 형성된 도핑 영역과, 상기 도핑 영역 및 상기 필드 악사이드 상에 형성된 SiO2절연층을 구비하는 트랜지스터; 및 투명 기판과, 상기 투명 기판 상에 형성된 Pt 전극과, 상기 Pt 전극 상에 형성된 PZT 박막을 구비하는 장유전체 캐패시터를 구비하되, 상기 PZT 박막과 상기 통전 채널이 통전되도록 접촉된 것을 특징으로 하는 PZT 박막 메모리.
  2. 제1항에 있어서, 상기 Pt 전극과 상기 투명 기판 사이에 Ti 접착층 및 W 전극이 더 구비하되, 상기 투명 기판에는 W 전극이 형성되고, 상기 Pt 전극과 상기 W 전극 사이에 이들의 접촉을 용이하게 하는 Ti 접착층을 구비한 것을 특징으로 하는 PZT 박막 메모리.
  3. 제2항에 있어서, 상기 PZT 박막 및 Pt 전극과 상기 SiO2절연층 사이에 TiO2절연층이 더 구비된 것을 특징으로 하는 PZT 박막 메모리.
  4. Si 기판 상에, 각 메모리 셀들을 구분짓는 필드 악사이드, 상기 필드 악사이드 사이의 상기 Si 기판에 일정한 폭의 통전 채널을 사이에 두고 소스 및 드레인이 되는 도핑 영역 및 상기 도핑 영역과 상기 필드 악사이드 상에 SiO2절연층을 만드는 트랜지스터 형성 단계; 상기 투명 기판 상에, W 전극, Ti 접착층, Pt 상부전극 및 PZT 박막을 순차적으로 적층하여 강유전체 캐패시터를 형성하는 단계; 및 상기 PZT 박막과 상기 통전 채널이 접촉되도록 접착시키는 단계를 포함하는 것을 특징으로 하는 PZT 박막 메모리의 제조 방법.
  5. 제4항에 있어서, 상기 강유전체 캐패시터를 형성하는 단계에서 상기 투명 기판과 상기 Pt 상부 전극 사이에 W 전극과 Ti 접착층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 PZT 박막 메모리의 제조 방법.
  6. 제4항에 있어서, 상기 강유전체 캐패시터를 형성하는 단계에서 상기 PZT 박막을 형성한 다음, 상기 PZT 박막의 상기 통전 채널과의 접착면을 제외한 상기 강유전체 캐패시터 전면에 TiO2와 SiO2절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 PZT 박막 메모리의 제조 방법.
  7. 제4항에 있어서, 상기 접착시키는 단계를 급속 가열 공정에 의해 이루어지는 것을 특징으로 하는 PZT 박막의 메모리 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960018741A 1996-05-30 1996-05-30 Pzt 박막 메모리 및 그 제조 방법 Withdrawn KR970077668A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960018741A KR970077668A (ko) 1996-05-30 1996-05-30 Pzt 박막 메모리 및 그 제조 방법
JP9141836A JPH1074901A (ja) 1996-05-30 1997-05-30 Ｐｚｔ薄膜メモリ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960018741A KR970077668A (ko) 1996-05-30 1996-05-30 Pzt 박막 메모리 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR970077668A true KR970077668A (ko) 1997-12-12

Family

ID=19460175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018741A Withdrawn KR970077668A (ko) 1996-05-30 1996-05-30 Pzt 박막 메모리 및 그 제조 방법

Country Status (2)

Country Link
JP (1) JPH1074901A (ko)
KR (1) KR970077668A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329928B1 (en) * 1998-12-21 2001-12-11 General Electric Company Magnetic induction meter intra-building communication system
US6333202B1 (en) * 1999-08-26 2001-12-25 International Business Machines Corporation Flip FERAM cell and method to form same

Also Published As

Publication number Publication date
JPH1074901A (ja) 1998-03-17

Similar Documents

Publication Publication Date Title
KR960036040A (ko) 강유전체 메모리 장치 및 그 제조방법
KR960015929A (ko) 반도체장치 및 그 제조공정
KR950028198A (ko) 캐패시터 제조방법
KR970018562A (ko) 감결합 커패시터를 포함하는 반도체 장치 및 그 제조방법
KR970008552A (ko) 반도체 장치의 캐패시터 제조방법
JPH09116036A (ja) 不揮発性メモリセルトランジスタ
KR940022840A (ko) 반도체 장치의 메모리셀 제조방법 및 구조
KR970077668A (ko) Pzt 박막 메모리 및 그 제조 방법
JPH0595117A (ja) 薄膜トランジスタおよびその製造方法
WO1992002956A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
WO1992002049A1 (fr) Dispositif a semiconducteur
KR910020903A (ko) 적층형캐패시터셀의 구조 및 제조방법
JPH03233938A (ja) 薄膜トランジスタの製造方法
WO1992002046A1 (fr) Procede de fabrication d'un dispositif a semi-conducteurs
KR970012988A (ko) 원통형 커패시터 제조방법
KR950012754A (ko) 액정 표시 장치용 박막 트랜지스터 및 그의 제조 방법
KR970054507A (ko) 박막 트랜지스터 및 그 제조 방법
KR980005873A (ko) 반도체 장치 및 그 제조방법
KR19990015447A (ko) 불화티타늄층을 포함하는 반도체 장치
KR970054476A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR980006269A (ko) 강유전체 커패시터 반도체 메모리 장치 및 그 제조방법
KR970072455A (ko) 박막트랜지스터 제조방법
KR970016714A (ko) 액정표시장치의 제조방법
KR930017176A (ko) 반도체장치의 커패시터 및 그 제조방법
KR920001639A (ko) 앤-모스 셀의 고집적 기억소자 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960530

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid