LU88148A1 - Multiplieur de commande mosfet - Google Patents
Multiplieur de commande mosfet Download PDFInfo
- Publication number
- LU88148A1 LU88148A1 LU88148A LU88148A LU88148A1 LU 88148 A1 LU88148 A1 LU 88148A1 LU 88148 A LU88148 A LU 88148A LU 88148 A LU88148 A LU 88148A LU 88148 A1 LU88148 A1 LU 88148A1
- Authority
- LU
- Luxembourg
- Prior art keywords
- mosfet
- source
- electrode
- voltage
- voltage source
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for multiplication or division
- G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Biophysics (AREA)
- Health & Medical Sciences (AREA)
- Software Systems (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Computational Linguistics (AREA)
- Artificial Intelligence (AREA)
- Neurology (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
Revendication de la priorité d'une demande de brevet déposée en République de Corée, le 1er novembre 1991 sous le N° 91-19375
MEMOIRE DESCRIPTIF déposé à l'appui d'une demande de
BREVET D'INVENTION
Société dite: KOREA TELECOMMUNICATION AUTHORITY 100, Sejong-Ro, Chongro-Gu Séoul, République de Corée Désignation:
MULTIPLIEUR DE COMMANDE MOSFET MULTIPLIEUR DE COMMANDE MOSFET Arriere-plan de l'invention
Domaine de l'invention
La présente invention concerne un multiplieur de commande MOSFET (transistor à effet de champ du type métal-oxyde-semiconducteur) et plus particulièrement un multiplieur de commande MOSFET destiné à obtenir la fonction précise de la multiplication opérationnelle par décalage de la tension de suppression d'un MOSFET en utilisant des tensions symétriques appliquées aux bornes d'un MOSFET résistif et d'un circuit miroir de courant formé en son sein afin d'ôter le courant non linéaire du MOSFET et de par conséquent améliorer considérablement la précision du multiplieur.
Art antérieur
Suite au développement de la technologie VLSI (intégration à très grande échelle), la nécessité d'utiliser la technologie d'intégration non seulement dans les systèmes numériques mais encore dans les systèmes analogiques est devenue plus pressante. Ainsi, la technologie numérique est non seulement utilisée par exemple pour des ordinateurs mais elle est encore appliquée à de nouveaux domaines afin de pouvoir accomplir une "humanisation" ou la réalisation d'un réseau neuronal pour des techniques de communication entre les systèmes commandés à distance ou entre des connexions pour utilisateurs. Dans ce contexte, il existe des limites dans les systèmes numériques qui utilisent la technologie VLSI de l'art antérieur à la fois en ce qui concerne l'aspect classique d'un processus qui utilise un algorithme et en ce qui concerne un processus de réalisation simulée, c'est-à-dire une connexion réelle en provenance de l'extérieur. En ce qui concerne le procédé de multiplication, celui-ci étant basé sur une procédure utilisée dans une technologie VLSI, des problèmes proviennent du fait que les puces nécessaires doivent avoir des dimensions qui augmentent considérablement, et que la vitesse de fonctionnement du système permettant de réaliser l'opération de synchronisation du système est limitée. D'autre part, la technologie utilisée pour un circuit intégré analogique conduit à des difficultés pour la réalisation de la technologie VLSI du fait de sa précision limitée et de la difficulté de conception du système.
Par conséquent, un objet de la présente invention consiste à résoudre les problèmes énoncés ci-dessus et à proposer un multiplieur de commande MOSFET pouvant fournir une fonction précise de multiplication opérationnelle en utilisant à la fois une technologie VLSI qui a l'avantage de permettre l'obtention du système numérique et un circuit intégré analogique nouveau. D'autre part, un autre objet de la présente invention consiste à proposer un circuit hybride analogique-numérique d'un dispositif de synapses neuronales artificielles pour mettre en oeuvre un concept destiné à une nouvelle génération de technologie pour les ordinateurs.
Ces objets sont atteints en utilisant certaines des caractéristiques les plus pertinentes de la présente invention. Un grand nombre d'autres avantages et caractéristiques peuvent être obtenus en mettant en oeuvre la présente invention selon des manières différentes ou en modifiant l'invention tout en restant dans le cadre de la description. Par conséquent, d'autres objets ainsi qu'une meilleure compréhension de l'invention pourront être atteints en se reportant à la fois au résumé de l'invention et à la description détaillée qui suit, cette description concernant le mode de réalisation préféré dans le cadre de l'invention telle que définie par les revendications qui sont considérées en conjonction avec les dessins annexés. Résumé de l'invention
Le multiplieur analogique MOSFET selon la présente invention est défini dans les revendications en considérant un mode de réalisation spécifique qui est représenté sur les figures annexées. Pour résumer l'invention, on peut dire que l'invention concerne un multiplieur de commande MOSFET qui comprend un moyen linéaire MOSFET 1 destiné à faire varier linéairement le courant de sortie I émis en sortie au niveau d'un noeud A, c'est-à-dire en un point de connexion particulier* en relation avec une tension d'entrée en provenance d'une source de tension d'entrée Vg ainsi qu'en relation avec une tension d'entrée symétrique en provenance de sources de tension Vx et -Vx. En fonctionnement, la tension d'entrée en provenance de la source de tension d'entrée Vg est associée de façon opérationnelle à la tension d'entrée symétrique en provenance des sources de tension Vx et -Vx. Un élément d'impédance Z émet en sortie une tension Vo, l'élément d'impédance Z étant connecté au noeud A du moyen linéaire MOSFET 1 ainsi qu'à la masse.
Le moyen linéaire MOSFET inclut de préférence un premier élément résistif 10 qui est connecté de façon opérationnelle à une source de tension Vx ainsi qu'à une électrode de drain d'un MOSFET Ml. (L'expression "connecté de façon opérationnelle" signifie que l'élément particulier est connecté dans le circuit selon la présente invention de manière à réaliser l'objet du circuit, c'est-à-dire à faire en sorte que le moyen linéaire MOSFET 1 émette en sortie un courant variant linéairement I et que l'élément d'impédance Z émette en sortie une tension Vo.) Une électrode de grille du MOSFET Ml est connectée à une source de tension Vg. Un second élément résistif 20 est connecté à une source de tension -Vx ainsi qu'à une électrode de source du MOSFET Ml. Une première source de courant 30 qui joue un rôle de source de courant pour la commande de suppression est connectée à la source de tension Vx ainsi qu'au noeud A. Une seconde source de courant 40 qui constitue un circuit miroir de courant est connectée de façon opérationnelle au noeud A ainsi qu'à la source de tension -Vx.
Le premier élément résistif 10 est de préférence un MOSFET M4 dont l'électrode de grille et l'électrode de drain sont connectées de façon opérationnelle Tune à l'autre afin d'établir une connexion à la source de tension Vx, son électrode de source étant connectée à l'électrode de drain du MOSFET Ml.
Le second élément résistif 20 est de préférence un MOSFET.M5 dont l'électrode de drain et l'électrode de grille sont connectées de façon opérationnelle Tune à l'autre afin d'établir une connexion à l'électrode de source du MOSFET Ml, son électrode de source étant connectée à la source de tension -Vx.
La première source de courant 30 est de préférence un MOSFET M3 dont l'électrode de drain est connectée de façon opérationnelle à la source de tension Vx ainsi qu'au premier élément résistif 10, son électrode de source étant connectée de façon opérationnelle au noeud A et son électrode de • grille étant connectée à une tension de référence d'une source de tension Vr.
La seconde source de courant 40 est de préférence un MOSFET M2 dont l'électrode de drain est connectée de façon opérationnelle au noeud A et dont l'électrode de source et l'électrode de grille sont connectées de façon opérationnelle au second élément résistif 20 ainsi qu'à la source de tension -Vx.
Un MOSFET M8 peut être connecté de façon opérationnelle entre le noeud A et l'élément d'impédance Z. L'électrode de grille du MOSFET M8 reçoit un signal d'état neuronal, d'où Vactionnement d'un réseau de synapses neuronales.
Un MOSFET M6 peut être interposé de façon opérationnelle entre la source de tension Vx et le moyen linéaire MOSFET 1 afin de recevoir une tension en provenance de la source de tension Vx. Un MOSFET M7 peut être interposé de façon opérationnelle entre la source de tension -Vx et le moyen linéaire MOSFET 1 afin de recevoir une tension en provenance de la source de tension -Vx, chaque MOSFET M6 et M7 incluant en outre des électrodes de grille qui sont connectées l'une à autre afin de recevoir un signal d'état neuronal, d'où un fonctionnement en tant que réseau de synapses neuronales.
Le circuit multiplieur MOSFET préféré comprend un certain nombre de MOSFET ainsi qu'un élément d'impédance. Plus précisément, le multiplieur MOSFET préféré comprend un MOSFET Ml muni d'une électrode de source, d'une électrode de drain et d'une électrode de grille, l'électrode de grille étant connectée à une source de tension Vg. Un MOSFET M4 est utilisé, son électrode de grille et son électrode de drain étant connectées de façon opérationnelle Tune à l'autre afin d'établir une connexion à une source de tension Vx, son électrode de source étant connectée à l'électrode de drain du MOSFET Ml. Un MOSFET M5 est utilisé et son électrode de drain ainsi que son électrode de grille sont connectées de façon opérationnelle Tune à l'autre afin d'établir une connexion à l'électrode de source du MOSFET Ml, son électrode de source étant connectée à une source de tension -Vx. Un MOSFET M3 est utilisé, son électrode de drain étant connectée à la source de tension Vx, son électrode de source étant connectée au noeud A et son' électrode de grille étant connectée pour recevoir une tension de référence d'une source de tension Vr. Un MOSFET M2 qui comporte une électrode de source, une électrode de grille et une électrode de drain est utilisé dans le multiplieur. L'électrode de drain du MOSFET M2 est connectée de façon opérationnelle au noeud A, l'électrode de source du MOSFET M2 est connectée de façon opérationnelle à l'électrode de source du MOSFET M5 ainsi qu'à la source de tension -Vx et l'électrode de grille du MOSFET M2 est connectée de façon opérationnelle à l'électrode de grille du MOSFET M3 ainsi qu'à l'électrode de source du MOSFET Ml. L'élément d'impédance Z est utilisé pour émettre en sortie une tension Vo, Télément d'impédance Z étant connecté au noeud A ainsi qu'à la masse.
De préférence, le multiplieur MOSFET inclut en outre un MOSFET M8 connecté de façon opérationnelle entre le noeud A et l'élément d'impédance Z, l'électrode de grille du MOSFET M8 recevant un signal d'état neuronal, d'où un fonctionnement en tant que réseau de synapses neuronales.
Le multiplieur MOSFET inclut un certain nombre de MOSFET connectés de façon opérationnelle Ml, M2, M3, M4 et M5 qui définissent un moyen linéaire MOSFET. Le multiplieur MOSFET inclut en outre de préférence un MOSFET M6 qui est interposé de façon opérationnelle entre la source de tension Vx et le moyen linéaire MOSFET 1 afin d'interconnecter la source de tension Vx et le moyen linéaire MOSFET 1. Un MOSFET M7 est interposé de façon opérationnelle entre la source de tension -Vx et le moyen linéaire MOSFET 1 afin d'interconnecter la source de tension -Vx et le moyen linéaire MOSFET 1. Chaque MOSFET M6 et M7 inclut en outre une électrode de grille, ces deux électrodes de grille étant connectées Tune à l'autre et recevant un signal d'état neuronal, d'où un fonctionnement en tant que réseau de synapses neuronales. C'est-à-dire que les MOSFET M6 et M7 sont respectivement électriquement connectés entre les sources de tension Vx, -Vx et le moyen linéaire MOSFET 1, et leurs électrodes de grille sont connectées ensemble pour recevoir un signal d'état neuronal, d'où un fonctionnement en tant que réseau de synapses neuronales. Un élément d'impédance Z émet en sortie une tension Vo, l'élément d'impédance Z étant connecté au noeud A ainsi qu'à la masse.
Dans le mode de réalisation préféré, le MOSFET M6 est connecté de façon opérationnelle à la source de tension Vx ainsi qu'aux MOSFET M4 et M3 du moyen linéaire MOSFET 1. Le MOSFET M7 est connecté de façon opérationnelle à la source de tension -Vx ainsi qu'aux MOSFET M2 et M5 du moyen linéaire MOSFET 1, chaque MOSFET M6 et M7 incluant en outre des électrodes de grille qui sont connectées Tune à l'autre pour recevoir un signal d'état neuronal, d'où un fonctionnement en tant que réseau de synapses neuronales.
Les caractéristiques les plus pertinentes et les plus importantes de la présente invention ont été soulignées ci-dessus afin que la description détaillée de l'invention qui suit soit mieux comprise et afin que Ton puisse mieux apprécier la contribution à Vétat de l'art qui est faite par la présente invention. Des caractéristiques additionnelles de l'invention seront décrites ci-après en considérant les revendications de l'invention. L'homme de l'art pourra apprécier que la conception et que le mode de réalisation spécifique décrits ici peuvent être utilisés en tant que base de l'invention afin de modifier ou de concevoir d'autres structures mettant en oeuvre les mêmes objectifs que ceux de la présente invention. En outre, l'homme de l'art comprendra que de telles constructions équivalentes ne sortent ni du cadre ni de l'esprit de l'invention telle que définie dans les revendications.
Brève description des dessins
Pour mieux comprendre la nature et les objets de la présente invention, référence est faite au cours de la description détaillée qui suit aux dessins annexés parmi lesquels: la figure IA représente un symbole d'un MOSFET; la figure IB représente un circuit équivalent dans une région non saturée du MOSFET; la figure 2 représente un circuit simplifié selon la présente invention; la figure 3 représente un circuit d'un multiplieur de commande MOSFET selon la présente invention; la figure 4 représente un premier mode de réalisation de la présente invention; et la figure 5 représente un second mode de réalisation de la présente invention.
Dans toutes ces figures, des index de référence identiques se rapportent à des parties similaires.
Description détaillée de l'invention
La figure IA représente un symbole d'un MOSFET qui comporte une électrode de grille, une électrode de source et une électrode de drain.
La figure IB représente un circuit équivalent d'un MOSFET dans une région non saturée, les caractéristiques de courant de drain au niveau de la région de résistance pouvant s'exprimer au moyen des équations suivantes:
où ß = la mobilité des porteurs majoritaires Cox = la capacité de grille par unité de surface L = la longueur du canal W = la largeur du canal (direction perpendiculaire à L)
Vds = la tension entre l'électrode de drain et l'électrode de source Vgs = la tension entre l'électrode de grille et l'électrode de source Vt = la tension de seuil.
La figure 2 est une vue schématique de la présente invention dans laquelle une source de tension Vx est connectée, au travers d'un premier élément résistif 10, d'un MOSFET Ml et d'un second élément résistif 20, à une source de tension -Vx. En outre, la source de tension Vx est également connectée, au travers d'une première source de courant 30, d'un noeud A et d'une seconde source de courant 40, à la source de tension -Vx. En outre, le niveau de potentiel Vxp de 1'électrode de drain du MOSFET Ml présente une relation symétrique par rapport au niveau de potentiel -Vxp de l'électrode de drain du MOSFET Ml. Une source de tension Vg est appliquée à l'électrode de grille du MOSFET Ml dont la description fonctionnelle est effectuée ci-après. Il est à noter que, comme il ressort des dessins, les sources de tension Vx et -Vx appliquent simultanément des tensions d'entrée symétriques au circuit.
Si l'on se reporte au dessin, le courant II qui circule au travers du MOSFET Ml résistif peut s'exprimer au moyen de l'équation suivante:
Il = (Cox . W . p)/L [ ( Vgs - Vt) Vds - Vzds/2] = <2 i(Vg + Vxp - Vt) 2Vxp - éV2xp/2] m = a ( Vg - Vt) 2 Vxp * * *v 1 = a .Vg . Vds - ß où a = (Cox . W . μ)/l
Vd = Vxp VS = -Vxp Vds = 2 Vxp et ß est un terme de décalage ou de suppression.
Par conséquent, dans l'équation (3), si le terme ß est supprimé en utilisant une source de courant (telle que par exemple un circuit miroir de courant) qui présente la même amplitude que celle de la source de courant I afin d'éliminer le terme de suppression, on peut voir que le terme quadratique est éliminé de l'équation (1) de telle sorte que le courant résultant I soit donné en tant que valeur qui est proportionnelle au produit des tensions d'entrée en provenance des sources de tension Vg et Vds, ce qui conduit aux bases susceptibles d'une mise en oeuvre en tant que multiplieur.
La figure 3 représente un circuit d'un multiplieur MOSFET selon la présente invention, la source de tension Vx étant connectée, au travers d'un MOSFET M4 dont une électrode de grille est connectée à des électrodes de drain, au travers du MOSFET Ml dont l'électrode de grille se voit appliquer la tension de la source de tension Vg et au travers d'un MOSFET M5 dont l'électrode de grille est connectée à l'électrode de drain, à la source de tension -Vx. En outre, la source de tension Vx est également connectée, au travers d'un MOSFET M3 qui fonctionne en tant que source de courant pour une commande de suppression, à un noeud A, c'est-à-dire à un point de connexion particulier, et au travers d'un MOSFET M2, destiné à constituer un circuit miroir de courant, dont l'électrode de grille est connectée à l'électrode de grille du MOSFET M5, à la source de tension -Vx, d'où la formation d'un · moyen linéaire MOSFET 1 qui comporte des bornes d'entrée qui sont connectées respectivement aux sources de tension Vx et -Vx. Le noeud A est connecté afin d'émettre en sortie une tension de sortie Vo et il est également connecté au travers d'un élément d'impédance Z à la masse, la description fonctionnelle afférente étant effectuée ci-après.
Si Ton se reporte au dessin, puisque le courant de sortie I circule linéairement du fait à la fois du courant II, lequel est équivalent au courant qui circule au travers du MOSFET Ml, qui circule au travers du MOSFET M2 qui fonctionne en tant que circuit miroir de courant, et du courant 12, lequel joue un rôle de source de courant pour une commande de suppression, qui circule au travers du MOSFET M3, la tension de sortie Vo est émise en sortie par l'élément d'impédance lorsque la tension de sortie Vo se voit conférer une valeur qui est proportionnelle au produit des tensions d'entrée en provenance des sources de tension Vx et Vg. Une telle fonction de produit opérationnel peut être obtenue au moyen de l'adoption d'un circuit de la figure 3 selon la présente invention dans lequel la relation linéaire primaire au niveau de la région non saturée du MOSFET est mise en valeur. Il est à noter qu'une tension de référence Vr est appliquée à l'électrode de grille du MOSFET M3 afin de commander le courant qui circule au travers du MOSFET M2 de manière à ce qu'il soit égal au courant qui circule au travers du MOSFET Ml.
La figure 4 représente un premier mode de réalisation de la présente invention dans lequel, comme on peut le voir sur la figure 4, un MOSFET M8 est connecté entre le noeud A et l'élément d'impédance Z de manière à recevoir un signal d'état neuronal au travers de son électrode de grille, d'où son fonctionnement en tant que réseau de synapses neuronales. Selon le mode de réalisation décrit ci-avant, si la tension en provenance de la source de tension Vx est établie à un niveau prédéterminé, la tension en provenance de la source de tension Vg joue un rôle de pondération de synapse du réseau neuronal, le signal d'impulsion de l'état neuronal est appliqué à l'électrode de grille du MOSFET M8 et un circuit qui permet d'obtenir la structure de base d'un réseau de synapses neuronales qui stocke électriquement l'état neuronal en utilisant une capacité d'intégration non représentée peut être obtenu. On peut également réaliser un nouveau réseau de synapses neuronales hybride qui utilise quelques MOSFET et il est encore possible d'obtenir un fonctionnement complètement asynchrone qui présente une vitesse de temps de traitement élevée.
La figure 5 représente un second mode de réalisation de la présente invention dans lequel, comme on peut le voir sur la figure 5, des MOSFET M6 et M7 peuvent être prévus au niveau des bornes d'entrée, c'est-à-dire à la fois entre la source de tension Vx et le MOSFET M4 ainsi qu'entre la source de tension -Vx et le MOSFET M5. Les électrodes de grille des MOSFET M6 et M7 sont connectées l'une à l'autre, ce qui valide l'entrée du signal d'entrée d'état neuronal. Par conséquent, si aucun signal d'entrée n'est appliqué, le courant de consommation qui existe au niveau des MOSFET Ml et M2 peut être éliminé.
Selon le second mode de réalisation de la présente invention, un autre nouveau réseau de synapses neuronales qui minimise la consommation d'énergie requise pour une intégration élevée du système est représenté.
Comme décrit ci-avant, selon l'invention, on peut non seulement obtenir des résultats opérationnels simples et précis en utilisant la caractéristique linéaire primaire du MOSFET, mais on peut également obtenir un type analogique-numérique mélangé de réseau de synapses neuronales artificielles qui est disponible pour la réalisation du réseau neuronal de telle sorte que le principe technique selon la présente invention peut s'appliquer avantageusement aux systèmes d'ordinateurs de nouvelle génération.
Bien que la présente invention ait été décrite dans sa forme préférée avec un certain degré de particularité, l'homme de l'art appréciera que la présente description de la forme préférée ait été présentée seulement à titre d'exemple et que de nombreuses modifications au niveau des détails de la construction, de la combinaison et de l'agencement des diverses parties puissent être envisagées sans que l'on s'écarte de l'esprit et du cadre de l'invention.
Claims (17)
1. Multi piieur de commande MOSFET comprenant: un moyen linéaire MOSFET pour faire varier linéairement le courant de sortie I au niveau d'un noeud A en relation avec une tension d'entrée en provenance d'une source de tension d'entrée Vg et avec une tension d'entrée symétrique en provenance de sources de tension Vx et -Vx, ladite tension d'entrée en provenance de ladite source de tension d'entrée Vg étant associée de façon opérationnelle à ladite tension d'entrée symétrique en provenance desdites sources de tension Vx et -Vx; et un élément d'impédance Z pour émettre en sortie une tension Vo, ledit élément d'impédance Z étant connecté audit noeud A dudit moyen linéaire MOSFET ainsi qu'à la masse.
2. Multiplieur MOSFET selon la revendication 1, dans lequel ledit moyen linéaire MOSFET inclut: un premier élément résistif connecté de façon opérationnelle à une source de tension Vx; un MOSFET Ml qui comporte une électrode de grille qui est connectée à une source de tension Vg, une électrode de drain qui est connectée de façon opérationnelle audit premier élément résistif et une électrode de source; un second élément résistif connecté à une source de tension -Vx ainsi qu'à la dite électrode de source dudit MOSFET Ml; une première source de courant qui joue un rôle de source de courant pour une commande de suppression., cette source de courant étant connectée à ladite source de tension Vx ainsi qu'audit noeud A; et une seconde source de courant qui constitue un circuit miroir de courant, cette source étant connectée de façon opérationnelle audit noeud A ainsi qu'à ladite source de tension -Vx.
3. Multiplieur MOSFET selon la revendication 2, dans lequel ledit premier élément résistif est un MOSFET M4 dont l'électrode de grille et l'électrode de drain sont connectées de façon opérationnelle Tune à l'autre afin d'établir une connexion à ladite source de tension Vx et dont l'électrode de source est connectée à ladite électrode de drain dudit MOSFET Ml.
4. Multiplieur MOSFET selon la revendication 2, dans lequel ledit second élément résistif est un MOSFET M5 dont l'électrode de drain et l'électrode de grille sont connectées de façon opérationnelle Tune à l'autre afin d'établir une connexion à ladite électrode de source dudit MOSFET Ml, l'électrode de source étant connectée à ladite source de tension -Vx.
5. Multiplieur MOSFET selon la revendication 2, dans lequel ladite première source de courant est un MOSFET M3 dont l'électrode de drain est connectée à ladite source de tension Vx ainsi qu'audit premier élément résistif, dont l'électrode de source est connectée audit noeud A et dont l'électrode de grille est connectée de façon à recevoir une tension de référence en provenance d'une source de tension Vr.
6. Multiplieur MOSFET selon la revendication 2, dans lequel ladite seconde source de courant est un MOSFET M2 dont l'électrode de drain est connectée de façon opérationnelle audit noeud A et dont l'électrode de source est connectée de façon opérationnelle audit second élément résistif ainsi qu'à ladite source de tension -Vx.
7. Multiplieur MOSFET selon la revendication 2, dans lequel ladite seconde source de courant est un MOSFET M2 qui est connecté de façon opérationnelle audit noeud A et qui est connecté de façon opérationnelle à ladite source de tension -Vx; ledit second élément résistif est un MOSFET M5 dont l'électrode de drain et l'électrode de grille sont connectées Tune à l'autre afin d'établir une connexion à ladite électrode de source dudit MOSFET Ml, l'électrode de source étant connectée à ladite source de tension -Vx et l'électrode de grille étant connectée à l'électrode de grille dudit MOSFET M2 ainsi qu'à ladite électrode de source dudit MOSFET Ml.
8. Multiplieur MOSFET selon la revendication 2, dans lequel ledit second élément résistif est un MOSFET M5 et ladite seconde source de courant est un MOSFET M2; ledit second élément résistif est un MOSFET M5 dont l'électrode de" drain est connectée à ladite électrode de source dudit MOSFET Ml, dont l'électrode de source est connectée à ladite source de tension -Vx et dont l'électrode de grille est connectée à une électrode de grille dudit MOSFET M2 ainsi qu'à ladite électrode de source dudit MOSFET Ml; et ladite seconde source de courant est un MOSFET M2 qui est connecté de façon opérationnelle audit noeud A et dont l'électrode de source est connectée de façon opérationnelle à ladite électrode de source dudit MOSFET M5 ainsi qu'à ladite source de tension -Vx.
9. Multiplieur MOSFET selon la revendication 1, incluant en outre un MOSFET M8 qui est connecté de façon opérationnelle entre ledit noeud A dudit moyen linéaire MOSFET et ledit élément d'impédance Z et qui comporte une électrode de grille pour recevoir un signal d'état neuronal pour ainsi fonctionner en tant que réseau de synapses neuronales.
10. Multiplieur MOSFET selon la revendication 1, incluant en outre un MOSFET M6 interposé de façon opérationnelle entre ladite source de tension Vx et ledit moyen linéaire MOSFET pour recevoir une tension en provenance de ladite source de tension Vx; et un MOSFET M7 interposé de façon opérationnelle entre ladite source de tension -Vx et ledit moyen linéaire MOSFET pour recevoir une tension en provenance de ladite source de tension -Vx, chacun desdits MOSFET M6 et M7 incluant en outre des électrodes de grille connectées Tune à l'autre pour recevoir un signal d'état neuronal pour ainsi fonctionner en tant que réseau de synapses neuronales.
11. Multiplieur MOSFET comprenant: un MOSFET Ml qui comporte une électrode de source, une électrode de drain et une électrode de grille, ladite électrode de grille étant connectée à une source de tension Vg; un MOSFET M4 qui comporte une électrode de grille et une électrode de drain connectées de façon opérationnelle Tune à l'autre afin d'établir une connexion à une source de tension Vx, et une électrode de source connectée à ladite électrode de drain dudit MOSFET Ml; un MOSFET M5 qui comporte une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain et ladite électrode de grille étant connectées de façon opérationnelle l'une à l'autre afin d'établir une connexion à ladite électrode de source dudit MOSFET Ml, ladite électrode de source étant connectée à une source de tension -Vx; un MOSFET M3 dont l'électrode de drain est connectée à ladite-électrode de drain et à ladite électrode de grille dudit MOSFET M4 ainsi qu'à ladite source de tension Vx et dont l'électrode de source est connectée à un noeud A ainsi qu'à une électrode de grille connectée pour recevoir une tension de référence en provenance d'une source de tension Vr; un MOSFET M2 qui comporte une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain étant connectée de façon opérationnelle audit noeud A et ladite électrode de source étant connectée de façon opérationnelle à ladite électrode de source dudit MOSFET M5 ainsi qu'à ladite source de tension -Vx; et un élément d'impédance Z pour émettre en sortie une tension Vo, ledit élément d'impédance Z étant connecté audit noeud A ainsi qu'à la masse.
12. Multiplieur MOSFET selon la revendication 11, incluant en outre un MOSFET M8 qui est connecté de façon opérationnelle entre ledit noeud A et ledit élément d'impédance Z et qui comporte une électrode de grille pour recevoir un signal d'état neuronal pour ainsi fonctionner en tant que réseau de synapses neuronales.
13. Multiplieur MOSFET selon la revendication 11, dans lequel lesdits MOSFET connectés de façon opérationnelle Ml, M2, M3, M4 et M5 définissent un moyen linéaire MOSFET et ledit multiplieur MOSFET inclut en outre un MOSFET M6 interposé de façon opérationnelle entre ladite source de tension Vx et ledit moyen linéaire MOSFET pour recevoir une tension en provenance de ladite source de tension Vx; et un MOSFET M7 interposé de façon opérationnelle entre ladite source de tension -Vx et ledit moyen linéaire MOSFET pour recevoir une tension en provenance de ladite source de tension -Vx, chacun desdits MOSFET M6 et M7 incluant en outre des électrodes de grille connectées l'une à l'autre pour recevoir un signal d'état neuronal pour ainsi fonctionner en tant que réseau de synapses neuronales.
14. Multiplieur MOSFET selon la revendication 13, dans lequel ledit MOSFET M6,est connecté de façon opérationnelle à ladite source de tension Vx ainsi qu'auxdits MOSFET M4 et M3 dudit moyen linéaire MOSFET pour recevoir une tension en provenance de ladite source de tension Vx; et ledit MOSFET M7 est connecté de façon opérationnelle à ladite source de tension -Vx ainsi qu'auxdits MOSFET M2 et M5 dudit moyen linéaire MOSFET pour recevoir une tension en provenance de ladite source de tension -Vx, chacun desdits MOSFET M6 et M7 incluant en outre des électrodes de grille connectées l'une à l'autre pour recevoir un signal d'état neuronal pour ainsi fonctionner en tant que réseau de synapses neuronales.
15. Multiplieur MOSFET comprenant: un MOSFET Ml qui comporte une électrode de source, une électrode de drain et une électrode de grille, ladite électrode de grille étant connectée à une source de tension Vg; un MOSFET M4 qui comporte une électrode de grille et une électrode de drain connectées de façon opérationnelle l'une à l'autre afin d'établir une connexion à une source de tension Vx, et une électrode de source connectée à ladite électrode de drain dudit MOSFET Ml; un MOSFET M5 qui comporte une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain et ladite électrode de grille étant connectées de façon opérationnelle Tune à l'autre afin d'établir une connexion à ladite électrode de source dudit MOSFET Ml et ladite électrode de source étant connectée à une source de tension -Vx; un MOSFET M3 dont l'électrode de drain est connectée à ladite électrode de drain et à ladite électrode de grille dudit MOSFET M4 ainsi qu'à ladite source de tension Vx, dont l'électrode de source est connectée à un noeud A et dont l'électrode de grille est connectée de façon à recevoir une tension de référence en provenance d'une source de tension Vr; un MOSFET M2 qui comporte une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain étant connectée de façon opérationnelle audit noeud A, ladite électrode de source étant connectée de façon opérationnelle à ladite électrode de source dudit MOSFET M5 ainsi qu'à ladite source de tension -Vx; un élément d'impédance Z pour émettre en sortie une tension Vo, ledit élément d'impédance Z étant connecté audit noeud A ainsi qu'à la masse; et un MOSFET M8 connecté de façon opérationnelle entre ledit noeud A et ledit élément d'impédance Z et comportant une électrode de grille pour recevoir un signal d'état neuronal pour ainsi fonctionner en tant que réseau de synapses neuronales.
16. Multiplieur MOSFET comprenant: un MOSFET Ml qui comporte une électrode de source, une électrode de drain et une électrode de grille, ladite électrode de grille étant connectée à une source de tension Vg; un MOSFET M4 qui comporte une électrode de grille et une électrode de drain connectées de façon opérationnelle Tune à l'autre afin d'établir une connexion à une source de tension Vx, et une électrode de source connectée à ladite électrode de drain dudit MOSFET Ml; un MOSFET M5 qui comporte une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain et ladite électrode de grille étant connectées de façon opérationnelle Tune à l'autre afin d'établir une connexion à ladite électrode de source dudit MOSFET Ml, et ladite électrode de source étant connectée à une source de tension -Vx; un MOSFET M3 dont l'électrode de drain est connectée à ladite électrode de drain et à ladite électrode de grille dudit MOSFET M4 ainsi qu'à ladite source de tension Vx, dont l'électrode de source est connectée à un noeud A et dont l'électrode de grille est connectée de façon à recevoir une tension de référence en provenance d'une source de tension Vr; un MOSFET M2 qui comporte une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain étant connectée de façon opérationnelle audit noeud A et ladite électrode de source étant connectée de façon opérationnelle à ladite électrode de source dudit MOSFET M5 ainsi qu'à ladite source de tension -Vx; un élément d'impédance Z pour émettre en sortie une tension Vo, ledit élément d'impédance Z étant connecté audit noeud A ainsi qu'à la masse; lesdits MOSFET connectés de façon opérationnelle Ml, M2, M3, M4 et M5 définissent un moyen linéaire MOSFET; un MOSFET M6 interposé de façon opérationnelle entre ladite source de tension Vx et ledit moyen linéaire MOSFET pour recevoir une tension en provenance de ladite source de tension Vx; et un MOSFET M7 interposé de façon opérationnelle entre ladite source de tension -Vx et ledit moyen linéaire MOSFET pour recevoir une tension en provenance de ladite source de tension -Vx, chacun desdits MOSFET M6 et M7 incluant en outre des électrodes de grille connectées Tune à l'autre de façon à recevoir un signal d'état neuronal pour ainsi fonctionner en tant que réseau de synapses neuronales.
17. Multiplleur MOSFET selon la revendication 16, dans lequel ledit MOSFET M6 est connecté de façon opérationnelle à ladite source de tension Vx ainsi qu'auxdits MOSFET M4 et M3 dudit moyen linéaire MOSFET pour recevoir une tension en provenance de ladite source de tension Vx; et ledit MOSFET M7 est connecté de façon opérationnelle à ladite source de tension -Vx ainsi qu'auxdits MOSFET M2 et M5 dudit moyen linéaire MOSFET pour recevoir une tension en provenance de ladite source de tension -Vx, chacun desdits MOSFET M6 et M7 incluant en outre des électrodes de grille connectées Tune à l'autre pour recevoir un signal d'état neuronal pour ainsi fonctionner en tant que réseau de synapses neuronales.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910019375A KR940004430B1 (ko) | 1991-11-01 | 1991-11-01 | Mosfet 저항성 제어형 곱셈연산기 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| LU88148A1 true LU88148A1 (fr) | 1993-02-15 |
Family
ID=19322149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| LU88148A LU88148A1 (fr) | 1991-11-01 | 1992-07-15 | Multiplieur de commande mosfet |
Country Status (18)
| Country | Link |
|---|---|
| US (1) | US5237289A (fr) |
| JP (1) | JPH0690736B2 (fr) |
| KR (1) | KR940004430B1 (fr) |
| AT (1) | AT398010B (fr) |
| BE (1) | BE1005270A5 (fr) |
| CH (1) | CH684665A5 (fr) |
| DE (1) | DE4222846C2 (fr) |
| DK (1) | DK81992A (fr) |
| ES (1) | ES2040659B1 (fr) |
| FR (1) | FR2683353B1 (fr) |
| GB (1) | GB2261093B (fr) |
| GR (1) | GR1002150B (fr) |
| IT (1) | IT1255431B (fr) |
| LU (1) | LU88148A1 (fr) |
| MC (1) | MC2322A1 (fr) |
| NL (1) | NL9201248A (fr) |
| PT (1) | PT100693A (fr) |
| SE (1) | SE9201883L (fr) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0548354A (ja) * | 1991-08-19 | 1993-02-26 | Matsushita Electric Ind Co Ltd | 利得制御回路および半導体装置 |
| EP0766187B1 (fr) * | 1995-09-27 | 2001-11-28 | STMicroelectronics S.r.l. | Multiplicateur quatre quadrants à faible puissance et basse tension, en particulier pour des applications neuronales |
| US5720004A (en) * | 1995-09-29 | 1998-02-17 | United Microelectronics Corporation | Current-mode hamming neural network |
| US5917368A (en) * | 1996-05-08 | 1999-06-29 | Telefonatiebolaget Lm Ericsson | Voltage-to-current converter |
| KR100219036B1 (ko) * | 1996-09-30 | 1999-09-01 | 이계철 | 저전압형 모스펫 콘트롤링 곱셈기 |
| KR100219037B1 (ko) * | 1996-10-01 | 1999-09-01 | 이계철 | 선형화된 저항성을 이용한 모스펫 아날로그 곱셈기 |
| JP3545142B2 (ja) * | 1996-11-25 | 2004-07-21 | 三菱電機株式会社 | 差動増幅器 |
| FR2769388B1 (fr) * | 1997-10-07 | 2001-08-03 | Korea Telecomm Authority | Multiplieur et synapse de reseau neuronal utilisant un miroir de courant comportant des transistors a effet de champ mos de faible puissance |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4032767A (en) * | 1976-02-26 | 1977-06-28 | The United States Of America As Represented By The Secretary Of The Navy | High-frequency ccd adder and multiplier |
| US4156923A (en) * | 1977-10-17 | 1979-05-29 | Westinghouse Electric Corp. | Method and apparatus for performing matrix multiplication or analog signal correlation |
| US4760349A (en) * | 1986-08-19 | 1988-07-26 | Regents Of The University Of Minnesota | CMOS analog standard cell arrays using linear transconductance elements |
| US4837527A (en) * | 1987-12-23 | 1989-06-06 | Rca Licensing Corporation | Switched capacitor arrangement |
| US4825174A (en) * | 1988-06-20 | 1989-04-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Symmetric integrated amplifier with controlled DC offset voltage |
| US4931674A (en) * | 1988-11-16 | 1990-06-05 | United States Of America As Represented By The Secretary Of The Navy | Programmable analog voltage multiplier circuit means |
| US4906873A (en) * | 1989-01-12 | 1990-03-06 | The United States Of America As Represented By The Secretary Of The Navy | CMOS analog four-quadrant multiplier |
| JPH02287670A (ja) * | 1989-04-27 | 1990-11-27 | Mitsubishi Electric Corp | 半導体神経回路網 |
| JPH02311972A (ja) * | 1989-05-29 | 1990-12-27 | Matsushita Electric Ind Co Ltd | ニューロン素子回路 |
| KR920701918A (ko) * | 1989-06-15 | 1992-08-12 | 제이 엘.체신 | 입력 또는 출력라인과 차등감지 또는 구동된 출력 또는 입력라인 쌍을 접속한 용량성 구조를 사용한 뉴럴네트 |
| US4978873A (en) * | 1989-10-11 | 1990-12-18 | The United States Of America As Represented By The Secretary Of The Navy | CMOS analog four-quadrant multiplier |
| US5061866A (en) * | 1990-08-06 | 1991-10-29 | The Ohio State University Research Foundation | Analog, continuous time vector scalar multiplier circuits and programmable feedback neural network using them |
| US5097156A (en) * | 1991-04-11 | 1992-03-17 | The United States Of America As Represented By The Secretary Of The Navy | Circuitry for compensating for transistor parameter mismatches in a CMOS analog four-quadrant multiplier |
-
1991
- 1991-11-01 KR KR1019910019375A patent/KR940004430B1/ko not_active Expired - Fee Related
-
1992
- 1992-06-12 MC MC922230A patent/MC2322A1/fr unknown
- 1992-06-18 SE SE9201883A patent/SE9201883L/ not_active Application Discontinuation
- 1992-06-18 US US07/900,330 patent/US5237289A/en not_active Expired - Lifetime
- 1992-06-22 DK DK081992A patent/DK81992A/da not_active Application Discontinuation
- 1992-06-24 GB GB9213382A patent/GB2261093B/en not_active Expired - Fee Related
- 1992-07-08 BE BE9200637A patent/BE1005270A5/fr not_active IP Right Cessation
- 1992-07-09 FR FR9208504A patent/FR2683353B1/fr not_active Expired - Fee Related
- 1992-07-10 NL NL9201248A patent/NL9201248A/nl active Search and Examination
- 1992-07-11 DE DE4222846A patent/DE4222846C2/de not_active Expired - Fee Related
- 1992-07-15 AT AT0144692A patent/AT398010B/de not_active IP Right Cessation
- 1992-07-15 PT PT100693A patent/PT100693A/pt not_active Application Discontinuation
- 1992-07-15 LU LU88148A patent/LU88148A1/fr unknown
- 1992-07-16 ES ES09201484A patent/ES2040659B1/es not_active Expired - Fee Related
- 1992-07-16 CH CH2241/92A patent/CH684665A5/de not_active IP Right Cessation
- 1992-07-16 IT ITMI921727A patent/IT1255431B/it active IP Right Grant
- 1992-09-23 GR GR920100399A patent/GR1002150B/el not_active IP Right Cessation
- 1992-10-30 JP JP4292340A patent/JPH0690736B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE4222846C2 (de) | 1995-06-22 |
| GB2261093B (en) | 1995-06-21 |
| ES2040659R (fr) | 1996-03-01 |
| KR940004430B1 (ko) | 1994-05-25 |
| ITMI921727A1 (it) | 1994-01-16 |
| ATA144692A (de) | 1993-12-15 |
| GB2261093A (en) | 1993-05-05 |
| ITMI921727A0 (it) | 1992-07-16 |
| JPH05225365A (ja) | 1993-09-03 |
| SE9201883D0 (sv) | 1992-06-18 |
| FR2683353B1 (fr) | 1997-03-28 |
| DK81992A (da) | 1993-05-02 |
| GR920100399A (el) | 1993-07-30 |
| BE1005270A5 (fr) | 1993-06-15 |
| DE4222846A1 (de) | 1993-05-06 |
| DK81992D0 (da) | 1992-06-22 |
| US5237289A (en) | 1993-08-17 |
| GR1002150B (en) | 1996-02-20 |
| GB9213382D0 (en) | 1992-08-05 |
| SE9201883L (sv) | 1993-05-02 |
| ES2040659B1 (es) | 1996-11-01 |
| CH684665A5 (de) | 1994-11-15 |
| KR930011429A (ko) | 1993-06-24 |
| FR2683353A1 (fr) | 1993-05-07 |
| NL9201248A (nl) | 1993-06-01 |
| ES2040659A2 (es) | 1993-10-16 |
| PT100693A (pt) | 1994-05-31 |
| JPH0690736B2 (ja) | 1994-11-14 |
| MC2322A1 (fr) | 1993-10-25 |
| AT398010B (de) | 1994-08-25 |
| IT1255431B (it) | 1995-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0000318B1 (fr) | Détecteur de champ magnétique ou électrique, à structure semi-conductrice à effet de champ | |
| LU88147A1 (fr) | Multiplieur analogique mosfet | |
| EP0198729A1 (fr) | Système de simulation d'un circuit électronique | |
| LU88148A1 (fr) | Multiplieur de commande mosfet | |
| FR2689706A1 (fr) | Convertisseur numérique-analogique comportant un tampon de sortie à tension de décalage ajustable. | |
| EP3134972B1 (fr) | Cellule de commutation de puissance a transistors a effet de champ de type normalement conducteur | |
| EP0005183B1 (fr) | Détecteur de champs notamment magnétiques du type transistor à effet de champ à semi-conducteur | |
| FR3071116B1 (fr) | Dispositif modifiant la valeur d'impedance d'une resistance de reference | |
| EP0905907B1 (fr) | Porte logique OU-exclusif à quatre entrées complémentaires deux à deux et à deux sorties complémentaires, et multiplicateur de fréquence l'incorporant | |
| EP0283393A1 (fr) | Dispositif de calcul binaire | |
| EP0820190A1 (fr) | Circuit de lecture de barrettes de photodétecteurs | |
| CA2057824C (fr) | Dispositif de retard reglable | |
| EP0366540B1 (fr) | Plaquette de prétraitement des courants de sortie de diodes de détection soumises à un rayonnement thermique | |
| FR2716050A1 (fr) | Circuit non linéaire et circuit neuronal chaotique utilisant celui-ci. | |
| EP0917288B1 (fr) | Cellule comportant une pseudo-capacité notamment pour rétine artificielle | |
| EP0617359B1 (fr) | ContrÔleur à logique floue | |
| FR2478902A1 (fr) | Amplificateur a transistors a effet de champ complementaires a entree differentielle | |
| Zouari et al. | Experiences numeriques Lagrangiennes a partir de modeles Euleriens | |
| EP1033668A1 (fr) | Bloc opérateur électronique permettant d'engendrer un courant qui est une puissance rationnelle quelconque d'un autre courant | |
| FR2740285A1 (fr) | Dispositif de modulation d'amplitude a modulateur a electro-absorption | |
| FR2769388A1 (fr) | Multiplieur et synapse de reseau neuronal utilisant un miroir de courant comportant des transistors a effet de champ mos de faible puissance | |
| FR2609843A1 (fr) | Dephaseur actif 0-180o pour hyperfrequences | |
| FR2852167A1 (fr) | Dispositif de correction de la phase d'un signal de donnees et circuit de decision associe | |
| Dus | Boundary stabilization problems for systems of hyperbolic partial differential equations in one dimension | |
| EP1148441A1 (fr) | Circuit condenseur de distribution d'activité |