MC2322A1 - Multiplicateur commande par mosfet - Google Patents
Multiplicateur commande par mosfetInfo
- Publication number
- MC2322A1 MC2322A1 MC922230A MC2230A MC2322A1 MC 2322 A1 MC2322 A1 MC 2322A1 MC 922230 A MC922230 A MC 922230A MC 2230 A MC2230 A MC 2230A MC 2322 A1 MC2322 A1 MC 2322A1
- Authority
- MC
- Monaco
- Prior art keywords
- mosfet
- source
- electrode
- voltage
- voltage source
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for multiplication or division
- G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Biophysics (AREA)
- Health & Medical Sciences (AREA)
- Software Systems (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Computational Linguistics (AREA)
- Artificial Intelligence (AREA)
- Neurology (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
2
La présente invention concerne un multiplicateur commandé par transistors à effet de champ MOS ou MOSFET, et plus particulièrement un multiplicateur commandé par MOSFET destiné à obtenir la fonction 5 précise de multiplication opérationnelle en décalant la tension de décalage d'un MOSFET par une utilisation de tensions symétriques, appliquées aux bornes d'un MOSFET résistant et d'un circuit en miroir de courant qui y est constitué, afin d'enlever le courant non linéaire 10 de MOSFET et d'améliorer ainsi considérablement la précision du multiplicateur.
Lors du développement de la technologie de l'Intégration à Très Grande Echelle (ou VLSI), il est apparu un besoin d'introduire la technologie 15 d'intégration non seulement dans des systèmes numériques mais également dans des systèmes analogiques. Ainsi, la technologie numérique est utilisée, par exemple, dans des ordinateurs et aussi dans un nouveau domaine susceptible d'accomplir soit 20 une humanisation soit une utilisation d'un réseau neural de techniques de communication entre des systèmes commandés à distance ou entre des liaisons d'utilisateurs. Dans ces circonstances, il apparaît des limites dans le système numérique de la technologie 25 VLSI de l'art antérieur, tant dans un sens classique, du point de vue de l'algorithme, que d'un point de vue de réalisation simulée, c'est-à-dire une liaison réelle depuis l'extérieur. Pour le processus de multiplication, qui est basé sur une procédure qui 30 utilise une technologie VLSI, il apparaît des problèmes car il faut augmenter de façon considérable les dimensions des microplaquettes nécessaires et la vitesse opérationnelle du système prévue pour réaliser l'opération de synchronisation du système est limitée. 3 5 De plus, la technologie des circuits intégrés analogiques rencontre des difficultés pour/réaliser la
3
technologie VLSI en raison de sa précision restreinte et de la difficulté de conception des systèmes.
Par conséquent, c'est un but de la présente invention que de résoudre les problèmes indiqués ci-5 dessus et de réaliser un multiplicateur commandé par microplaquette en fournissant la fonction précise de la multiplication opérationnelle en utilisant à la fois une technologie VLSI, qui possède l'avantage de réaliser le système numérique, et un circuit intégré 10 analogique nouveau.
C'est un autre but de la présente invention que de réaliser un hybride analogique-numérique d'une synapse neurale artificielle afin de réaliser un schéma pour la nouvelle génération de technologie des 15 ordinateurs.
Ces buts sont atteints grâce aux particularités de l'invention qui présente quatre aspects.
Selon un premier aspect de l'invention, il est réalisé un multiplicateur commandé par MOSFET 20 caractérisé en ce qu'il comprend :
un moyen linéaire de MOSFET destiné à faire varier de façon linéaire le courant de sortie I à un noeud A conformément à
une tension d'entrée provenant d'une source Vg de 25 tension d'entrée et à
une tension symétrique d'entrée provenant de sources de tension Vx et -Vx,
ladite tension d'entrée provenant de ladite source Vg de tension d'entrée étant reliée de façon 30 fonctionnelle à ladite tension symétrique d'entrée provenant desdites sources de tension Vx et -Vx; et un élément d'impédance Z pour fournir une tension Vo, ledit élément d'impédance Z étant relié audit noeud A dudit moyen linéaire MOSFET et à la masse. 35 Selon une structure préférée, le moyen linéaire de MOSFET inclut :
4
10
15
20
25
30
un premier élément résistant relié de façon fonctionnelle à une source de tension Vx;
un MOSFET Ml comprenant une électrode de grille reliée à une source de tension Vg, une électrode de drain reliée de façon fonctionnelle audit premier élément résistant, et une électrode de source;
un deuxième élément résistant relié à une source de tension -Vx et à ladite électrode de source dudit MOSFET Ml;
une première source de courant qui fonctionne en tant que source de courant de commande de décalage reliée à ladite source de tension Vx et audit noeud A; et une deuxième source de courant prévue pour un circuit en miroir de courant relié de façon fonctionnelle audit noeud A et à ladite source de tension -Vx.
Dans ce cas, ledit premier élément résistant peut être un MOSFET M4 comprenant une électrode de grille et une électrode de drain, reliées entre elles de façon fonctionnelle de manière à être reliées à ladite source de tension Vx, ainsi qu'une électrode de source reliée à ladite électrode de drain dudit MOSFET Ml et,
de même, ledit deuxième élément résistant peut être un MOSFET M5 comprenant une électrode de drain et une électrode de grille, reliées entre elles de façon fonctionnelle de manière à être reliées à ladite électrode de source dudit MOSFET Ml, et une électrode de source reliée à ladite source de tension -Vx.
Dans le cas de la structure préférée mentionnée ci-dessus, ladite première source de courant peut être un MOSFET M3 comprenant une électrode de drain, reliée à ladite source de tension Vx et audit premier élément résistant, une électrode de source reliée audit noeud A, et une électrode de grille reliée de manière à
5
recevoir une tension de référence depuis une source de tension Vr et, de même,
ladite deuxième source de courant peut être un MOSFET M2 comprenant une électrode de drain, reliée de 5 façon fonctionnelle audit noeud A, et une électrode de source, reliée de façon fonctionnelle audit deuxième élément résistant et à ladite tension de source -Vx.
Dans le cas de la structure préférée, on peut prévoir que, simultanément,
10 ladite deuxième source de courant est un MOSFET
M2 relié de façon fonctionnelle audit noeud A et relié de façon fonctionnelle à ladite source de tension -Vx? et ledit deuxième élément résistant est un MOSFET M5 15 comprenant une électrode de drain et une électrode de grille, reliées entre elles de manière à être reliées à ladite électrode de source dudit MOSFET Ml, une électrode de source reliée à ladite source de tension -Vx, ladite électrode de grille étant reliée, en plus de 20 ladite électrode de source dudit MOSFET Ml, à une électrode de grille dudit MOSFET M2.
Dans le cas de la structure préférée, on peut aussi prévoir que, simultanément,
ledit deuxième élément résistant est un MOSFET M5 25 et ladite deuxième source de courant est un MOSFET M2;
ledit deuxième élément résistant est un MOSFET M5 comprenant une électrode de drain, reliée à ladite électrode de source dudit MOSFET Ml, une électrode de source, reliée à ladite source de tension -Vx, et une 30 électrode de grille reliée à une électrode de grille dudit MOSFET M2 et à ladite électrode de source dudit MOSFET Ml; et ladite deuxième source de courant est un MOSFET M2 relié de façon fonctionnelle audit noeud A, 35 comprenant une électrode de source reliée de façon
6
fonctionnelle à ladite électrode de source dudit MOSFET M5 et à une source de tension -Vx.
Le multiplicateur à MOSFET peut comprendre en outre
5 un MOSFET M8 relié de façon fonctionnelle entre ledit noeud A dudit moyen linéaire de MOSFET et ledit élément à impédance Z et comprenant une électrode de grille destinée à recevoir un signal d'état neural en fonctionnant ainsi sous forme de réseau à synapse 10 neurale.
Le multiplicateur à MOSFET peut aussi comprendre en outre :
un MOSFET M6 interposé de façon fonctionnelle entre ladite source de tension Vx et ledit moyen 15 linéaire de MOSFET de manière à recevoir la tension de ladite source de tension Vx; et un MOSFET M7 interposé de façon fonctionnelle entre ladite source de tension -Vx et ledit moyen linéaire de MOSFET de manière à recevoir une tension 20 provenant de ladite source de tension -Vx,
chacun desdits MOSFET M6 et M7 incluant en outre une électrode de grille, celles-ci étant reliées entre elles pour recevoir un signal d'état neural en fonctionnant ainsi sous forme de réseau de synapse 25 neurale.
Selon un deuxième aspect de l'invention, il est réalisé un multiplicateur à MOSFET caractérisé en ce qu'il comprend :
un MOSFET Ml comprenant une électrode de source, 30 une électrode de drain et une électrode de grille, ladite électrode de grille étant reliée à une source de tension Vg;
un MOSFET M4 comprenant une électrode de grille et une électrode de drain, reliées entre elles de façon 35 fonctionnelle de manière à être reliées à une source de
7
tension Vx, et une électrode de source reliée à ladite électrode de drain dudit MOSFET Ml;
un MOSFET M5 comprenant une électrode de source, une électrode de grille et une électrode de drain, 5 ladite électrode de drain et ladite électrode de grille étant reliées entre elles de façon fonctionnelle de manière à être reliées à ladite électrode de source dudit MOSFET Ml, et ladite électrode de source étant reliée à une source de tension -Vx; 10 un MOSFET M3 comprenant une électrode de drain,
reliée à ladite électrode de drain et à ladite électrode de grille dudit MOSFET M4 et à ladite source de tension Vx, une électrode de source reliée à un noeud A et une électrode de grille reliée de manière à 15 recevoir une tension de référence depuis une source de tension Vr;
un MOSFET M2 comprenant une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain étant reliée de façon 20 fonctionnelle audit noeud A, ladite électrode de source étant reliée de façon fonctionnelle à ladite électrode de source dudit MOSFET M5 et à ladite source de tension -Vx; et un élément d'impédance Z pour fournir une tension 25 Vo, ledit élément d'impédance Z étant relié audit noeud A et à la masse.
De façon avantageuse, ce multiplicateur comprend en outre :
un MOSFET M8 relié de façon fonctionnelle entre 30 ledit noeud A et ledit élément d'impédance Z, et comprenant une électrode de grille prévue pour recevoir un signal d'état neural en fonctionnant ainsi sous forme de réseau de synapse neurale.
De préférence, lesdits MOSFET Ml, M2, M3, M4 et 35 M5 reliés de façon fonctionnelle définissent un moyen
8
linéaire de MOSFET, et ledit multiplicateur à MOSFET inclut en outre un MOSFET M6 interposé de façon fonctionnelle entre ladite source de tension Vx et ledit moyen 5 linéaire de MOSFET de manière à recevoir une tension depuis ladite source de tension Vx; et un MOSFET M7 interposé de façon fonctionnelle entre ladite source de tension -Vx et ledit moyen linéaire de MOSFET de manière à recevoir une tension 10 depuis ladite source de tension -Vx,
chacun desdits MOSFET M6 et M7 incluent en outre une électrode de grille, celle-ci étant relié entre elle de manière à recevoir un signal d'état neural afin de fonctionner ainsi en tant que réseau de synapse 15 neurale.
On peut alors prévoir que ledit MOSFET M6 est relié de façon fonctionnelle à ladite source de tension Vx et auxdits MOSFET M4 et M3 dudit moyen linéaire de MOSFET de manière à recevoir 20 une tension depuis ladite source de tension Vx; et ledit MOSFET M7 est relié de façon fonctionnelle à ladite source de tension -Vx et auxdits MOSFET M2 et M5 dudit moyen linéaire pour recevoir une tension provenant de ladite source de tension -Vx, 25 chacun desdits MOSFET M6 et M7 incluant en outre une électrode de grille, celles-ci étant reliées entre elles de manière à recevoir un signal d'état neural en fonctionnant sous forme de réseau de synapse neurale.
Selon un troisième aspect de l'invention, il est 30 réalisé un multiplicateur à MOSFET caractérisé en ce qu'il comprend :
un MOSFET Ml comprenant une électrode de source, une électrode de drain et une électrode de grille, ladite électrode de grille étant reliée à une source de 35 tension Vg;
9
un MOSFET M4 comprenant une électrode de grille et une électrode de drain, reliées entre elles de façon fonctionnelle de manière à être reliées à une source de tension Vx, et une électrode de source reliée à ladite 5 électrode de drain dudit MOSFET Ml;
un MOSFET M5 comprenant une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain et ladite électrode de grille étant reliées entre elles de façon fonctionnelle de 10 manière à être reliées à ladite électrode de source dudit MOSFET Ml et ladite électrode de source étant reliée à une source de tension -Vx;
un MOSFET M3 comprenant une électrode de drain, reliée à ladite électrode de drain et à ladite 15 électrode de grille dudit MOSFET M4 et à ladite source de tension Vx, une électrode de source reliée à un noeud A et une électrode de grille reliée de manière à recevoir une tension de référence depuis une source de tension Vr;
20 un MOSFET M2 comprenant une électrode de source,
une électrode de grille et une électrode de drain, ladite électrode de drain étant reliée de façon fonctionnelle audit noeud A et ladite électrode de source étant reliée de façon fonctionnelle à ladite 25 électrode de source dudit MOSFET M5 et à ladite source de tension -Vx;
un élément d'impédance Z pour fournir une tension Vo, ledit élément d'impédance Z étant relié audit noeud A et à la masse; et 30 un MOSFET M8 relié de façon fonctionnelle entre ledit noeud A et ledit élément d'impédance Z et comprenant une électrode de grille destinée à recevoir un signal d'état neural afin de fonctionner ainsi comme réseau de synapse neurale.
10
Selon un quatrième aspect de l'invention, il est réalisé un multiplicateur à MOSFET caractérisé en ce qu'i1 comprend:
un MOSFET Ml comprenant une électrode de source, 5 une électrode de drain et une électrode de grille, ladite électrode de grille étant reliée à ladite source de tension Vg;
un MOSFET M4 comprenant une électrode de grille et une électrode de drain, reliées entre elles de façon 10 fonctionnelle de manière à être reliées à une source de tension Vx, et une électrode de source reliée à ladite électrode de drain dudit MOSFET Ml;
un MOSFET M5 comprenant une électrode de source, une électrode de grille et une électrode de drain, 15 ladite électrode de drain et ladite électrode de grille étant reliées entre elles de façon fonctionnelle de manière à être reliées à ladite électrode de source dudit MOSFET Ml, et ladite électrode de source étant reliée à une source de tension -Vx; 20 un MOSFET M3 comprenant une électrode de drain,
reliée à ladite électrode de drain et à ladite électrode de grille dudit MOSFET M4 et à ladite source de tension Vx, une électrode de source reliée à un noeud À et une électrode de grille reliée de manière à 25 recevoir une tension de référence depuis une source de tension Vr;
un MOSFET M2 comprenant une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain étant reliée de façon 30 fonctionnelle audit noeud À et ladite électrode de source étant reliée de façon fonctionnelle à ladite électrode de source dudit MOSFET M5 et à ladite source de tension -Vx;
un élément d'impédance Z pour fournir une tension 35 Vo, ledit élément d'impédance Z étant relié audit noeud A et à la masse;
11
10
15
20
25
30
lesdits MOSFET Ml, M2, M3, M4 et M5 reliés de façon fonctionnelle définissant un moyen linéaire de MOSFET;
un MOSFET M6 interposé de façon fonctionnelle entre ladite tension de source Cx et ledit moyen linéaire de MOSFET de manière à recevoir une tension depuis ladite source de tension Cx; et un MOSFET M7 interposé de façon fonctionnelle entre ladite source de tension -Vx et ledit moyen linéaire de MOSFET de manière à recevoir une tension depuis ladite source de tension -Vx,
chacun desdits MOSFET M6 et M7 incluant en outre une électrode de grille, celles-ci étant reliées entre elles de manière à recevoir un signal d'état neural pour fonctionner ainsi en tant que réseau de synapse neurale.
De préférence, ledit MOSFET M6 est relié de façon fonctionnelle à ladite source de tension Cx et auxdits MOSFET M4 et M3 du moyen linéaire de MOSFET de manière à recevoir une tension depuis ladite source de tension Cx ; et ledit MOSFET M7 est relié de façon fonctionnelle à ladite source de tension -Vx et auxdits MOSFET M2 et M5 dudit moyen linéaire de MOSFET de manière à recevoir une tension depuis ladite source de tension -Vx,
chacun desdits MOSFET M6 et M7 incluant en outre une électrode de grille, celles étant reliées entre elles de manière à recevoir un signal d'état neural pour fonctionner ainsi en tant que réseau de synapse neurale.
Les buts mentionnés doivent être considérés comme représentant simplement quelques unes des particularités et applications les plus pertinentes de l'invention. De nombreux autres résultats intéressants peuvent être obtenus en appliquant d'une manière différente l'invention décrite ou
12
10
15
20
25
30
l'invention en restant à l'intérieur du cadre de la description. Par conséquent, en complément au cadre de l'invention défini par les revendications, d'autres buts ainsi qu'une compréhension plus complète de l'invention ressortiront tant de la description sommaire que de la description détaillée qui suivent du mode de réalisation préféré considéré en liaison avec les dessins annexés.
Les particularités les plus pertinentes et les plus importantes de la présente invention ont été indiquées ci-dessus afin que la description détaillée de l'invention qui suit puisse être mieux comprise et que la présente contribution à l'art puisse être appréciée de façon complète. L'homme de l'art peut comprendre que la conception et le mode de réalisation spécifiques décrits ici peuvent être utilisés directement comme bases pour réaliser d'autres structures afin de mettre en oeuvre les mêmes buts de la présente invention. L'homme de l'art peut réaliser que de telles structures équivalentes ne s'écartent pas de l'esprit et du cadre de la présente invention, tels qu'ils sont décrits dans les revendications.
En vue d'une meilleure compréhension de la nature et des buts de l'invention, on se référera à la description détaillée qui suit, prise en liaison avec les dessins annexés dans lesquels :
la Fig. 1A est une représentation symbolique d'un MOSFET;
la Fig. 1B illustre un circuit équivalent dans une région sans saturation de MOSFET;
la Fig. 2 illustre un circuit schématique simplifié conforme à la présente invention;
la Fig. 3 illustre un circuit du multiplicateur commandé par MOSFET conforme à l'invention;
la Fig. 4 illustre un premier mode de réalisation de la présente invention; et
13
la Fig. 5 illustre un deuxième mode de réalisation de la présente invention.
Des références numériques et alphabétiques semblables désignent des éléments semblables dans les 5 diverses vues des dessins.
La Fig. 1A est une représentation symbolique d'un MOSFET comprenant une électrode de grille, une électrode de source et une électrode de drain.
La Fig. 1B représente un circuit équivalent d'un 10 MOSFET dans une zone non saturée, dans laquelle les caractéristiques du courant de drain de la zone de résistance peuvent être exprimées par les équations suivantes :
I = Cox.W.a . (-V2ds) (1)
15 2L
1 = (Cox.W.a) . (Vgs - Vt) (2)
R L
Où /x : mobilité du porteur de majorité.
Cox : capacité de grille par surface unitaire 20 L : longueur du canal
W : largeur du canal (direction perpendiculaire à
L).
Vds : tension entre l'électrode de drain et l'électrode de source.
25 Vgs : tension entre électrode de grille et
électrode de source.
Vt : tension de seuil.
La Fig. 2 est une vue schématique de la présente invention dans laquelle une source de tension Cx est 30 reliée à une source de tension -Vx à travers un premier élément résistant 10, un MOSFET Ml et un deuxième élément résistant 20. La source de tension Cx est en outre reliée à la source de tension -Vx à travers une première source de courant 30, un noeud A et une 35 deuxième source de courant 40. De plus, le niveau de potentiel Vxp de l'électrode de drain du MOSFET Ml présente une relation symétrique par rapport au niveau
14
10
15
20
25
30
de potentiel -Vxp de l'électrode de drain du MOSFET Ml. Une source de tension Vg est appliquée à l'électrode de grille du MOSFET Ml, dont la description opérationnelle sera donnée plus loin. On notera, ainsi qu'il est clairement visible au dessin, que les tensions de source Cx et -Vx fournissent simultanément des tensions d'entrée symétrique au circuit.
En se référant au dessin, le courant II traversant le MOSFET résistant Ml peut être exprimée par l'équation suivante :
Il = (Cox.W./i)/L [(Vgs - Vt) Vds - V2 ds/2]
= a [(Vg + Vxp - Vt) 2Vxp - 4Vxp2/2]
= a (Vg - Vt) 2Vxp
= a . Vg . Vds - ô (3)
Où, a = (Cox.W./i)/L Vd = Vxp, Vs = -Vxp
Vds = 2Vxp et 6 est un terme de décalage. Par conséquent, à partir de l'équation (3), si le terme & est décalé en utilisant une source de courant, (par exemple un circuit en miroir de courant) de même amplitude que celle de la source de courant I pour éliminer le terme de décalage, le terme quadratique est éliminé de l'équation (1), de sorte que la valeur du courant résultant I est proportionnelle au produit des tensions d'entrée provenant des sources de tension Vg et Vds, de sorte que le circuit peut être appliqué comme base d'un multiplicateur.
La Fig. 3 représente un circuit d'un multiplicateur à MOSFET conforme à la présente invention: la source de tension Cx est reliée à la source de tension -Vx à travers un MOSFET M4, dont l'électrode de grille et l'électrode de drain sont reliées entre elles, le MOSFET Ml, à l'électrode de grille duquel est appliquée la tension de source Vg, et un MOSFET M5, dont l'électrode de grille est reliée à l'électrode de drain. En outre, la tension de source Cx
15
est également reliée à la source de tension -Vx à travers un MOSFET M3, qui agit comme courant de source pour une commande de décalage, un noeud À, c'est-à-dire un point de connexion particulier, et un MOSFET M2 5 destiné au circuit de miroir de courant, dont l'électrode de grille est reliée à l'électrode de grille du MOSFET M5, ce qui forme un moyen linéaire de MOSFET 1 comprenant des bornes d'entrée qui sont reliées aux sources de tension Cx et -Vx 10 respectivement. Le noeud À est relié pour fournir une tension de sortie Vo et il est aussi relié à la masse par un élément d'impédance Z dont la description opérationnelle est donnée plus loin.
En se référant au dessin, puisque le courant de 15 sortie I est linéaire parce que, d'une part, le courant Il qui est équivalent au courant traversant le MOSFET Ml traverse le MOSFET M2 qui agit comme circuit du miroir de courant et, d'autre part, le courant 12, qui agit comme source de courant pour la commande de 20 décalage traverse le MOSFET M3, la tension de sortie Vo est fournie par l'élément d'impédance où la tension de sortie Vo reçoit une valeur qui est proportionnelle au produit des tensions d'entrée provenant des sources de tension Cx et Vg. Une telle fonction de produit 25 opérationnel peut être réalisée en adoptant un circuit conforme à l'invention représenté à la Fig. 3 dans lequel la relation linéaire primaire dans la région sans saturation du MOSFET est représentée. On notera qu'une tension de référence Vr est appliquée à 30 l'électrode de grille du MOSFET M3 afin de commander le courant traversant le MOSFET M2, et est également appliquée au courant traversant le MOSFET Ml.
La Fig. 4 illustre un premier mode de réalisation de la présente invention dans lequel un MOSFET M8 est 35 relié entre le noeud A et l'élément d'impédance Z de façon à recevoir un signal d'état neural à travers son
16
électrode de grille, qui fonctionne ainsi en temps que réseau de synapse neurale. Selon le mode de réalisation décrit ci-dessus, si la tension provenant de la source de tension Cx est établie à un niveau prédéterminé, la 5 tension provenant de la source de tension Vg fonctionne comme pondération de synapse d'un réseau neural et le signal d'impulsion de l'état neural est appliqué à l'électrode de grille du MOSFET M8, et on peut donc former un circuit qui réalise la structure de base d'un 10 réseau à synapse neurale qui mémorise électriquement l'état neural en utilisant un condensateur d'intégration, non représenté. Ceci permet également de réaliser un nouveau réseau hybride de synapse neurale qui, bien qu'il utilise quelques MOSFET, permet 15 d'obtenir un fonctionnement totalement asynchrone à haute vitesse de temps de traitement.
La Fig. 5 représente un deuxième mode de réalisation de la présente invention dans lequel des MOSFET M6 et M7 peuvent être disposés aux bornes 20 d'entrée, c'est-à-dire, d'une part, entre la source de tension Cx et le MOSFET M4 et, d'autre part, entre la source de tension -Vx et le MOSFET M5, respectivement. Les électrodes de grille des MOSFET M6 et M7 sont reliées entre elles, ce qui permet au signal d'entrée 25 d'état neural d'être introduit par l'intermédiaire de celles-ci. Par conséquent, si aucun signal d'entrée n'est appliqué, le courant de consommation existant aux MOSFET Ml et M2 peut être éliminé.
Selon un deuxième mode de réalisation de la 30 présente invention, il est illustré un autre réseau nouveau de synapse neurale qui minimise la consommation d'énergie nécessaire pour un caractère hautement intégré du système.
Comme décrit ci-dessus, selon l'invention, on 35 peut non seulement obtenir un résultat opérationnel simple et précis en utilisant les caractéristiques
17
linéaires primaires des MOSFET, mais on parvient aussi à un type mélangé, analogique-numérique, de réseau de synapse neurale artificielle qui est disponible pour réaliser le réseau neural de sorte que le principe 5 technique conforme à l'invention peut être appliqué de façon avantageuse aux systèmes d'ordinateurs de nouvelle génération.
Bien que l'invention ait été décrite dans son mode de réalisation préféré avec un certain degré de 10 détail, l'homme de l'art comprendra que la présente description du mode de réalisation préféré n'a été effectuée qu'à titre d'exemple et que de nombreuses modifications des détails de structure, de combinaisons et d'arrangements des éléments peuvent être apportés 15 sans s'écarter de l'esprit et du cadre de l'invention.
18
Claims (17)
1. Multiplicateur commandé par MOSFET caractérisé en ce qu'il comprend :
un moyen linéaire de MOSFET destiné à faire 5 varier de façon linéaire le courant de sortie I à un noeud A conformément à
une tension d'entrée provenant d'une source (Vg) de tension d'entrée et à
une tension symétrique d'entrée provenant de 10 sources de tension (Vx) et (-Vx),
ladite tension d'entrée provenant de ladite source (Vg) de tension d'entrée étant reliée de façon fonctionnelle à ladite tension symétrique d'entrée provenant desdites sources de tension (Vx) et (-Vx); et 15 un élément d'impédance (Z) pour fournir une tension Vo, ledit élément d'impédance (Z) étant relié audit noeud A dudit moyen linéaire MOSFET et à la masse.
2. Multiplicateur à MOSFET selon la revendication 20 1 caractérisé en ce que le moyen linéaire MOSFET inclut :
un premier élément résistant relié de façon fonctionnelle à une source de tension Vx;
un MOSFET (Ml) comprenant une électrode de grille 25 reliée à une source de tension (Vg), une électrode de drain reliée de façon fonctionnelle audit premier élément résistant, et une électrode de source;
un deuxième élément résistant relié à une source de tension (-Vx) et à ladite électrode de source dudit 30 MOSFET (Ml);
une première source de courant qui fonctionne en tant que source de courant de commande de décalage reliée à ladite source de tension (Vx) et audit noeud A; et
35 une deuxième source de courant prévue pour un circuit en miroir de courant relié de façon
19
fonctionnelle audit noeud À et à ladite source de tension (-Vx).
3. Multiplicateur à MOSFET selon la revendication 2 caractérisé en ce que
5 ledit premier élément résistant est un MOSFET
( M4 ) comprenant une électrode de grille et une électrode de drain, reliées entre elles de façon fonctionnelle de manière à être reliées à ladite source de tension Vx, ainsi qu'une électrode de source reliée 10 à ladite électrode de drain dudit MOSFET (Ml).
4. Multiplicateur à MOSFET selon la revendication 2 caractérisé en ce que ledit deuxième élément résistant est un MOSFET (M5) comprenant une électrode de drain et une électrode 15 de grille, reliées entre elles de façon fonctionnelle de manière à être reliées à ladite électrode de source dudit MOSFET (Ml), et une électrode de source reliée à ladite source de tension (-Vx).
5. Multiplicateur à MOSFET selon la revendication 20 2 caractérisé en ce que ladite première source de courant est un MOSFET (M3) comprenant une électrode de drain, reliée à ladite source de tension (Vx) et audit premier élément résistant, une électrode de source reliée audit noeud 25 A, et une électrode de grille reliée de manière à recevoir une tension de référence depuis une source de tension Vr.
6. Multiplicateur à MOSFET selon la revendication 2 caractérisé en ce que
30 ladite deuxième source de courant est un MOSFET
(M2) comprenant une électrode de drain, reliée de façon fonctionnelle audit noeud A, et une électrode de source, reliée de façon fonctionnelle audit deuxième élément résistant et à ladite tension de source (-Vx). 35
7. Multiplicateur à MOSFET selon la revendication
2 caractérisé en ce que
20
ladite deuxième source de courant est un MOSFET (M2 ) relié de façon fonctionnelle audit noeud A et relié de façon fonctionnelle à ladite source de tension (—Vx);
5 ledit deuxième élément résistant est un MOSFET
(M5) comprenant une électrode de drain et une électrode de grille, reliées entre elles de manière à être reliées à ladite électrode de source dudit MOSFET (Ml), une électrode de source reliée à ladite source de 10 tension (-Vx), ladite électrode de grille étant reliée, en plus de ladite électrode de source dudit MOSFET (Ml), à une électrode de grille dudit MOSFET (M2).
8. Multiplicateur à MOSFET selon la revendication 2 caractérisé en ce que 15 ledit deuxième élément résistant est un MOSFET
(M5) et ladite deuxième source de courant est un MOSFET (M2) ;
ledit deuxième élément résistant est un MOSFET (M5) comprenant une électrode de drain, reliée à ladite 20 électrode de source dudit MOSFET (Ml), une électrode de source, reliée à ladite source de tension (-Vx), et une électrode de grille reliée à une électrode de grille dudit MOSFET (M2) et à ladite électrode de source dudit MOSFET (Ml); et
25 ladite deuxième source de courant est un MOSFET
(M2) relié de façon fonctionnelle audit noeud A, comprenant une électrode de source reliée de façon fonctionnelle à ladite électrode de source dudit MOSFET (M5) et à une source de tension (-Vx). 30
9. Multiplicateur à MOSFET selon la revendication
1 caractérisé en ce qu'il comprend en outre un MOSFET (M8) relié de façon fonctionnelle entre ledit noeud A dudit moyen linéaire de MOSFET et ledit élément à impédance (Z) et comprenant une électrode de 35 grille destinée à recevoir un signal d'état neural en
21
fonctionnant ainsi sous forme de réseau à synapse neurale.
10. Multiplicateur à MOSFET selon la revendication 1 caractérisé en ce qu'il comprend en
5 outre :
un MOSFET (M6) interposé de façon fonctionnelle entre ladite source de tension (Vx) et ledit moyen linéaire de MOSFET de manière à recevoir la tension de ladite source de tension Vx; et 10 un MOSFET (M7) interposé de façon fonctionnelle entre ladite source de tension (-Vx) et ledit moyen linéaire de MOSFET de manière à recevoir une tension provenant de ladite source de tension (-Vx),
chacun desdits MOSFET (M6) et (M7) incluant en 15 outre une électrode de grille, celles-ci étant reliées entre elles pour recevoir un signal d'état neural en fonctionnant ainsi sous forme de réseau de synapse neurale.
11. Multiplicateur à MOSFET caractérisé en ce 20 qu'il comprend :
un MOSFET (Ml) comprenant une électrode de source, une électrode de drain et une électrode de grille, ladite électrode de grille étant reliée à une source de tension (Vg);
25 un MOSFET (M4) comprenant une électrode de grille et une électrode de drain, reliées entre elles de façon fonctionnelle de manière à être reliées à une source de tension Vx, et une électrode de source reliée à ladite électrode de drain dudit MOSFET (Ml); 30 un MOSFET (M5) comprenant une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain et ladite électrode de grille étant reliées entre elles de façon fonctionnelle de manière à être reliées à ladite électrode de source 35 dudit MOSFET (Ml), et ladite électrode de source étant reliée à une source de tension (-Vx);
22
10
15
20
25
30
un MOSFET (M3) comprenant une électrode de drain, reliée à ladite électrode de drain et à ladite électrode de grille dudit MOSFET (M4) et à ladite source de tension Vx, une électrode de source reliée à un noeud A et une électrode de grille reliée de manière à recevoir une tension de référence depuis une source de tension Vr;
un MOSFET (M2 ) comprenant une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain étant reliée de façon fonctionnelle audit noeud A, ladite électrode de source étant reliée de façon fonctionnelle à ladite électrode de source dudit MOSFET (M5) et à ladite source de tension (-Vx); et un élément d'impédance (Z) pour fournir une tension Vo, ledit élément d'impédance (Z) étant relié audit noeud A et à la masse.
12. Multiplicateur à MOSFET selon la revendication 11 caractérisé en ce qu'il comprend en outre :
un MOSFET (M8) relié de façon fonctionnelle entre ledit noeud A et ledit élément d'impédance (Z), et comprenant une électrode de grille prévue pour recevoir un signal d'état neural en fonctionnant ainsi sous forme de réseau de synapse neurale.
13. Multiplicateur à MOSFET selon la revendication 11 caractérisé en ce que lesdits MOSFET (Ml, M2, M3, M4 et M5) reliés de façon fonctionnelle définissent un moyen linéaire de MOSFET, et ledit multiplicateur à MOSFET inclut en outre un MOSFET (M6 ) interposé de façon fonctionnelle entre ladite source de tension (Vx) et ledit moyen linéaire de MOSFET de manière à recevoir une tension depuis ladite source de tension Vx; et
23
un MOSFET (M7) interposé de façon fonctionnelle entre ladite source de tension (-Vx) et ledit moyen linéaire de MOSFET de manière à recevoir une tension depuis ladite source de tension (-Vx),
5 chacun desdits MOSFET (M6) et (M7) incluent en outre une électrode de grille, celle-ci étant relié entre elle de manière à recevoir un signal d'état neural afin de fonctionner ainsi en tant que réseau de synapse neurale.
10
14. Multiplicateur à MOSFET selon la revendication 13 caractérisé en ce que ledit MOSFET (M6) est relié de façon fonctionnelle à ladite source de "tension (Vx) et auxdits MOSFET (M4) et (M3) dudit moyen linéaire de 15 MOSFET de manière à recevoir une tension depuis ladite source de tension Vx; et ledit MOSFET (M7) est relié de façon fonctionnelle à ladite source de tension (-Vx) et auxdits MOSFET (M2) et (M5) dudit moyen linéaire pour 20 recevoir une tension provenant de ladite source de tension (-Vx),
chacun desdits MOSFET (M6) et (M7) incluant en outre une électrode de grille, celles-ci étant reliées entre elles de manière à recevoir un signal d'état 25 neural en fonctionnant sous forme de réseau de synapse neurale.
15. Multiplicateur à MOSFET caractérisé en ce qu'il comprend :
un MOSFET (Ml) comprenant une électrode de 30 source, une électrode de drain et une électrode de grille, ladite électrode de grille étant reliée à une source de tension (Vg);
un MOSFET (M4) comprenant une électrode de grille et une électrode de drain, reliées entre elles de façon 35 fonctionnelle de manière à être reliées à une source de
24
tension Vx, et une électrode de source reliée à ladite électrode de drain dudit MOSFET (Ml);
un MOSFET (M5 ) comprenant une électrode de source, une électrode de grille et une électrode de 5 drain, ladite électrode de drain et ladite électrode de grille étant reliées entre elles de façon fonctionnelle de manière à être reliées à ladite électrode de source dudit MOSFET (Ml) et ladite électrode de source étant reliée à une source de tension (-Vx); 10 un MOSFET (M3) comprenant une électrode de drain,
reliée à ladite électrode de drain et à ladite électrode de grille dudit MOSFET (M4) et à ladite source de tension Vx, une électrode de source reliée à un noeud A et une électrode de grille reliée de manière 15 à recevoir une tension de référence depuis une source de tension Vr;
un MOSFET (M2 ) comprenant une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain étant reliée de façon 20 fonctionnelle audit noeud A et ladite électrode de source étant reliée de façon fonctionnelle à ladite électrode de source dudit MOSFET (M5) et à ladite source de tension (-Vx);
un élément d'impédance (Z) pour fournir une 25 tension Vo, ledit élément d'impédance (Z) étant relié audit noeud A et à la masse; et un MOSFET (M8) relié de façon fonctionnelle entre ledit noeud A et ledit élément d'impédance (Z) et comprenant une électrode de grille destinée à recevoir 30 un signal d'état neural afin de fonctionner ainsi comme réseau de synapse neurale.
16. Multiplicateur à MOSFET caractérisé en ce qu'il comprend:
un MOSFET (Ml) comprenant une électrode de 35 source, une électrode de drain et une électrode de
25
10
15
20
25
30
grille, ladite électrode de grille étant reliée à ladite source de tension (Vg) ;
un MOSFET (M4) comprenant une électrode de grille et une électrode de drain, reliées entre elles de façon fonctionnelle de manière à être reliées à une source de tension Vx, et une électrode de source reliée à ladite électrode de drain dudit MOSFET (Ml);
un MOSFET (M5) comprenant une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain et ladite électrode de grille étant reliées entre elles de façon fonctionnelle de manière à être reliées à ladite électrode de source dudit MOSFET (Ml), et ladite électrode de source étant reliée à une source de tension (-Vx);
un MOSFET (M3) comprenant une électrode de drain, reliée à ladite électrode de drain et à ladite électrode de grille dudit MOSFET (M4) et à ladite source de tension Vx, une électrode de source reliée à un noeud A et une électrode de grille reliée de manière à recevoir une tension de référence depuis une source de tension Vr;
un MOSFET (M2) comprenant une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain étant reliée de façon fonctionnelle audit noeud A et ladite électrode de source étant reliée de façon fonctionnelle à ladite électrode de source dudit MOSFET (M5) et à ladite source de tension (-Vx);
un élément d'impédance (Z) pour fournir une tension Vo, ledit élément d'impédance (Z) étant relié audit noeud A et à la masse;
lesdits MOSFET (Ml, M2, M3, M4 et M5) reliés de façon fonctionnelle définissant un moyen linéaire de MOSFET;
un MOSFET (M6) interposé de façon fonctionnelle entre ladite tension de source (Vx) et ledit moyen
26
linéaire de MOSFET de manière à recevoir une tension depuis ladite source de tension Vx; et un MOSFET (M7) interposé de façon fonctionnelle entre ladite source de tension (-Vx) et ledit moyen 5 linéaire de MOSFET de manière à recevoir une tension depuis ladite source de tension (-Vx),
chacun desdits MOSFET (M6) et (M7) incluant en outre une électrode de grille, celles-ci étant reliées entre elles de manière à recevoir un signal d'état 10 neural pour fonctionner ainsi en tant que réseau de synapse neurale.
17. Multiplicateur à MOSFET selon la revendication 16 caractérisé en ce que ledit MOSFET (M6) est relié de façon 15 fonctionnelle à ladite source de tension (Vx) et auxdits MOSFET (M4) et (M3) du moyen linéaire de MOSFET de manière à recevoir une tension depuis ladite source de tension Vx; et ledit MOSFET (M7) est relié de façon 20 fonctionnelle à ladite source de tension (-Vx) et auxdits MOSFET (M2 ) et (M5) dudit moyen linéaire de MOSFET de manière à recevoir une tension depuis ladite source de tension (-Vx),
chacun desdits MOSFET (M6) et (M7) incluant en 25 outre une électrode de grille, celles étant reliées entre elles de manière à recevoir un signal d'état neural pour fonctionner ainsi en tant que réseau de synapse neurale.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910019375A KR940004430B1 (ko) | 1991-11-01 | 1991-11-01 | Mosfet 저항성 제어형 곱셈연산기 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| MC2322A1 true MC2322A1 (fr) | 1993-10-25 |
Family
ID=19322149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| MC922230A MC2322A1 (fr) | 1991-11-01 | 1992-06-12 | Multiplicateur commande par mosfet |
Country Status (18)
| Country | Link |
|---|---|
| US (1) | US5237289A (fr) |
| JP (1) | JPH0690736B2 (fr) |
| KR (1) | KR940004430B1 (fr) |
| AT (1) | AT398010B (fr) |
| BE (1) | BE1005270A5 (fr) |
| CH (1) | CH684665A5 (fr) |
| DE (1) | DE4222846C2 (fr) |
| DK (1) | DK81992A (fr) |
| ES (1) | ES2040659B1 (fr) |
| FR (1) | FR2683353B1 (fr) |
| GB (1) | GB2261093B (fr) |
| GR (1) | GR1002150B (fr) |
| IT (1) | IT1255431B (fr) |
| LU (1) | LU88148A1 (fr) |
| MC (1) | MC2322A1 (fr) |
| NL (1) | NL9201248A (fr) |
| PT (1) | PT100693A (fr) |
| SE (1) | SE9201883L (fr) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0548354A (ja) * | 1991-08-19 | 1993-02-26 | Matsushita Electric Ind Co Ltd | 利得制御回路および半導体装置 |
| EP0766187B1 (fr) * | 1995-09-27 | 2001-11-28 | STMicroelectronics S.r.l. | Multiplicateur quatre quadrants à faible puissance et basse tension, en particulier pour des applications neuronales |
| US5720004A (en) * | 1995-09-29 | 1998-02-17 | United Microelectronics Corporation | Current-mode hamming neural network |
| US5917368A (en) * | 1996-05-08 | 1999-06-29 | Telefonatiebolaget Lm Ericsson | Voltage-to-current converter |
| KR100219036B1 (ko) * | 1996-09-30 | 1999-09-01 | 이계철 | 저전압형 모스펫 콘트롤링 곱셈기 |
| KR100219037B1 (ko) * | 1996-10-01 | 1999-09-01 | 이계철 | 선형화된 저항성을 이용한 모스펫 아날로그 곱셈기 |
| JP3545142B2 (ja) * | 1996-11-25 | 2004-07-21 | 三菱電機株式会社 | 差動増幅器 |
| FR2769388B1 (fr) * | 1997-10-07 | 2001-08-03 | Korea Telecomm Authority | Multiplieur et synapse de reseau neuronal utilisant un miroir de courant comportant des transistors a effet de champ mos de faible puissance |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4032767A (en) * | 1976-02-26 | 1977-06-28 | The United States Of America As Represented By The Secretary Of The Navy | High-frequency ccd adder and multiplier |
| US4156923A (en) * | 1977-10-17 | 1979-05-29 | Westinghouse Electric Corp. | Method and apparatus for performing matrix multiplication or analog signal correlation |
| US4760349A (en) * | 1986-08-19 | 1988-07-26 | Regents Of The University Of Minnesota | CMOS analog standard cell arrays using linear transconductance elements |
| US4837527A (en) * | 1987-12-23 | 1989-06-06 | Rca Licensing Corporation | Switched capacitor arrangement |
| US4825174A (en) * | 1988-06-20 | 1989-04-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Symmetric integrated amplifier with controlled DC offset voltage |
| US4931674A (en) * | 1988-11-16 | 1990-06-05 | United States Of America As Represented By The Secretary Of The Navy | Programmable analog voltage multiplier circuit means |
| US4906873A (en) * | 1989-01-12 | 1990-03-06 | The United States Of America As Represented By The Secretary Of The Navy | CMOS analog four-quadrant multiplier |
| JPH02287670A (ja) * | 1989-04-27 | 1990-11-27 | Mitsubishi Electric Corp | 半導体神経回路網 |
| JPH02311972A (ja) * | 1989-05-29 | 1990-12-27 | Matsushita Electric Ind Co Ltd | ニューロン素子回路 |
| JPH04500424A (ja) * | 1989-06-15 | 1992-01-23 | ゼネラル・エレクトリック・カンパニイ | 入力又は出力線及び差別的な感知又は被動出力又は入力線の対を接続する容量性構造を用いた神経網 |
| US4978873A (en) * | 1989-10-11 | 1990-12-18 | The United States Of America As Represented By The Secretary Of The Navy | CMOS analog four-quadrant multiplier |
| US5061866A (en) * | 1990-08-06 | 1991-10-29 | The Ohio State University Research Foundation | Analog, continuous time vector scalar multiplier circuits and programmable feedback neural network using them |
| US5097156A (en) * | 1991-04-11 | 1992-03-17 | The United States Of America As Represented By The Secretary Of The Navy | Circuitry for compensating for transistor parameter mismatches in a CMOS analog four-quadrant multiplier |
-
1991
- 1991-11-01 KR KR1019910019375A patent/KR940004430B1/ko not_active Expired - Fee Related
-
1992
- 1992-06-12 MC MC922230A patent/MC2322A1/fr unknown
- 1992-06-18 US US07/900,330 patent/US5237289A/en not_active Expired - Lifetime
- 1992-06-18 SE SE9201883A patent/SE9201883L/ not_active Application Discontinuation
- 1992-06-22 DK DK081992A patent/DK81992A/da not_active Application Discontinuation
- 1992-06-24 GB GB9213382A patent/GB2261093B/en not_active Expired - Fee Related
- 1992-07-08 BE BE9200637A patent/BE1005270A5/fr not_active IP Right Cessation
- 1992-07-09 FR FR9208504A patent/FR2683353B1/fr not_active Expired - Fee Related
- 1992-07-10 NL NL9201248A patent/NL9201248A/nl active Search and Examination
- 1992-07-11 DE DE4222846A patent/DE4222846C2/de not_active Expired - Fee Related
- 1992-07-15 AT AT0144692A patent/AT398010B/de not_active IP Right Cessation
- 1992-07-15 LU LU88148A patent/LU88148A1/fr unknown
- 1992-07-15 PT PT100693A patent/PT100693A/pt not_active Application Discontinuation
- 1992-07-16 ES ES09201484A patent/ES2040659B1/es not_active Expired - Fee Related
- 1992-07-16 IT ITMI921727A patent/IT1255431B/it active IP Right Grant
- 1992-07-16 CH CH2241/92A patent/CH684665A5/de not_active IP Right Cessation
- 1992-09-23 GR GR920100399A patent/GR1002150B/el not_active IP Right Cessation
- 1992-10-30 JP JP4292340A patent/JPH0690736B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR940004430B1 (ko) | 1994-05-25 |
| ES2040659A2 (es) | 1993-10-16 |
| DE4222846A1 (de) | 1993-05-06 |
| DK81992D0 (da) | 1992-06-22 |
| FR2683353A1 (fr) | 1993-05-07 |
| ES2040659R (fr) | 1996-03-01 |
| FR2683353B1 (fr) | 1997-03-28 |
| NL9201248A (nl) | 1993-06-01 |
| ITMI921727A1 (it) | 1994-01-16 |
| DE4222846C2 (de) | 1995-06-22 |
| CH684665A5 (de) | 1994-11-15 |
| ATA144692A (de) | 1993-12-15 |
| GR1002150B (en) | 1996-02-20 |
| KR930011429A (ko) | 1993-06-24 |
| BE1005270A5 (fr) | 1993-06-15 |
| SE9201883D0 (sv) | 1992-06-18 |
| US5237289A (en) | 1993-08-17 |
| AT398010B (de) | 1994-08-25 |
| IT1255431B (it) | 1995-10-31 |
| GB2261093A (en) | 1993-05-05 |
| GB9213382D0 (en) | 1992-08-05 |
| DK81992A (da) | 1993-05-02 |
| PT100693A (pt) | 1994-05-31 |
| SE9201883L (sv) | 1993-05-02 |
| JPH0690736B2 (ja) | 1994-11-14 |
| ITMI921727A0 (it) | 1992-07-16 |
| GB2261093B (en) | 1995-06-21 |
| JPH05225365A (ja) | 1993-09-03 |
| LU88148A1 (fr) | 1993-02-15 |
| ES2040659B1 (es) | 1996-11-01 |
| GR920100399A (el) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ortiz-Conde et al. | Exact analytical solutions of the forward non-ideal diode equation with series and shunt parasitic resistances | |
| EP0198729B1 (fr) | Système de simulation d'un circuit électronique | |
| MC2321A1 (fr) | Multiplicateur analogique a mosfet | |
| EP0424264B1 (fr) | Source de courant à faible coefficient de température | |
| CH697322B1 (fr) | Procédé de génération d'un courant sensiblement indépendent de la température et dispositif permettant de mettre en oeuvre ce procédé. | |
| US20180225567A1 (en) | Voltage controlled highly linear resistive elements | |
| FR2485829A1 (fr) | ||
| FR2699023A1 (fr) | Circuit à retard commandé. | |
| MC2322A1 (fr) | Multiplicateur commande par mosfet | |
| FR2532115A1 (fr) | Circuit comprenant un element a transconductance variable | |
| FR2672749A1 (fr) | Amplificateur operationnel a transconductance a grande excursion de mode commun. | |
| EP0278534A1 (fr) | Déphaseur large bande | |
| FR3071116A1 (fr) | Dispositif modifiant la valeur d'impedance d'une resistance de reference | |
| EP0447729B1 (fr) | Comparateur à seuil immunisé contre le bruit | |
| EP0706143A1 (fr) | ContrÔleur à logique floue de type analogique | |
| EP0743586B1 (fr) | Circuit intégré dans lequel certains composants fonctionnels sont amenés à travailler avec une même caractéristique de fonctionnement | |
| FR2716050A1 (fr) | Circuit non linéaire et circuit neuronal chaotique utilisant celui-ci. | |
| EP0109316B1 (fr) | Circuit d'amplification et de mesure de charge électrique par impulsions | |
| EP0938732B1 (fr) | Cellule electronique analogique, notamment destinee a etre implantee dans un circuit integre, et circuit integre comportant de telles cellules | |
| EP0917288B1 (fr) | Cellule comportant une pseudo-capacité notamment pour rétine artificielle | |
| EP0406174A2 (fr) | Capteur de température intégré | |
| FR2769388A1 (fr) | Multiplieur et synapse de reseau neuronal utilisant un miroir de courant comportant des transistors a effet de champ mos de faible puissance | |
| EP0101338B1 (fr) | Intégrateur différentiel bilinéaire à capacités commutées s'affranchissant des capacités parasites | |
| EP1164455B1 (fr) | Procédé et dispositif de génération d'un courant indépendant de la température | |
| FR2604819A1 (fr) | Echantillonneur-bloqueur a haute frequence d'echantillonnage |