MA36343B1 - Procédé de métallisation en cuivre destiné à la fabrication d'un circuit intégré en utilisant la technologie wafer level packaging 3d - Google Patents

Procédé de métallisation en cuivre destiné à la fabrication d'un circuit intégré en utilisant la technologie wafer level packaging 3d

Info

Publication number
MA36343B1
MA36343B1 MA36343A MA36343A MA36343B1 MA 36343 B1 MA36343 B1 MA 36343B1 MA 36343 A MA36343 A MA 36343A MA 36343 A MA36343 A MA 36343A MA 36343 B1 MA36343 B1 MA 36343B1
Authority
MA
Morocco
Prior art keywords
integrated circuit
wafer level
packaging technology
manufacturing
metallization process
Prior art date
Application number
MA36343A
Other languages
English (en)
Other versions
MA20150146A1 (fr
Inventor
Zahraoui Said
Sbiaa Zouhair
Original Assignee
Nemotek Technologies
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nemotek Technologies filed Critical Nemotek Technologies
Priority to MA36343A priority Critical patent/MA36343B1/fr
Priority to PCT/MA2014/000055 priority patent/WO2015147620A1/fr
Publication of MA20150146A1 publication Critical patent/MA20150146A1/fr
Publication of MA36343B1 publication Critical patent/MA36343B1/fr

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0234—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes that stop on pads or on electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49—Adaptable interconnections, e.g. fuses or antifuses

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Procédé de métallisation 'à base de,cuivre de ligne de connexion (rdl) 32 et de vias traversant 34 (fig .La) destiné à la fabrication d'un circuit intégré en généralet d'un capteur d'image en particulier en utilisant ta technologie wafer level packaging 3d , permettant de réduire le co,ût defabrication et d'avoir une meilleure performance électrique au niveau du dit capteur d'image 1 notamment pour la réalisation des interconnexions dans des circuits intégrés en trois dimensions.
MA36343A 2013-10-14 2013-10-14 Procédé de métallisation en cuivre destiné à la fabrication d'un circuit intégré en utilisant la technologie wafer level packaging 3d MA36343B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
MA36343A MA36343B1 (fr) 2013-10-14 2013-10-14 Procédé de métallisation en cuivre destiné à la fabrication d'un circuit intégré en utilisant la technologie wafer level packaging 3d
PCT/MA2014/000055 WO2015147620A1 (fr) 2013-10-14 2014-12-15 Procédé de métallisation en cuivre destiné à la fabrication d'un circuit intégré en utilisant la technologie wafer level packaging 3d

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
MA36343A MA36343B1 (fr) 2013-10-14 2013-10-14 Procédé de métallisation en cuivre destiné à la fabrication d'un circuit intégré en utilisant la technologie wafer level packaging 3d

Publications (2)

Publication Number Publication Date
MA20150146A1 MA20150146A1 (fr) 2015-05-29
MA36343B1 true MA36343B1 (fr) 2016-04-29

Family

ID=52589735

Family Applications (1)

Application Number Title Priority Date Filing Date
MA36343A MA36343B1 (fr) 2013-10-14 2013-10-14 Procédé de métallisation en cuivre destiné à la fabrication d'un circuit intégré en utilisant la technologie wafer level packaging 3d

Country Status (2)

Country Link
MA (1) MA36343B1 (fr)
WO (1) WO2015147620A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211052B1 (en) * 2017-09-22 2019-02-19 Lam Research Corporation Systems and methods for fabrication of a redistribution layer to avoid etching of the layer
CN113972146B (zh) * 2020-07-22 2025-02-18 盛合晶微半导体(江阴)有限公司 可提高金垫识别度的封装方法及半导体封装结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10356885B4 (de) * 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
WO2008108970A2 (fr) * 2007-03-05 2008-09-12 Tessera, Inc. Puces ayant des contacts arrière reliés par des trous de passage à des contacts avant
KR100889553B1 (ko) * 2007-07-23 2009-03-23 주식회사 동부하이텍 시스템 인 패키지 및 그 제조 방법
US8710680B2 (en) * 2010-03-26 2014-04-29 Shu-Ming Chang Electronic device package and fabrication method thereof
JP5352534B2 (ja) * 2010-05-31 2013-11-27 パナソニック株式会社 半導体装置及びその製造方法
JP5810921B2 (ja) * 2012-01-06 2015-11-11 凸版印刷株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2015147620A1 (fr) 2015-10-01
MA20150146A1 (fr) 2015-05-29

Similar Documents

Publication Publication Date Title
EP3796371A3 (fr) Formation des motifs de trous d'interconnexion et de fiches auto-alignés pour des interconnexions d'extrémité arrière de ligne (beol)
WO2015047321A8 (fr) Agencement de traversées et de bouchons auto-alignés sur la couche précédente pour interconnexions de fabrication finale (beol)
JP2013031842A5 (fr)
US20160329284A1 (en) Semiconductor package with high density die to die connection and method of making the same
EP3010038A3 (fr) Structure de recouvrement pour alimentation ayant des connexion de fils et son procédé de fabrication
EP2979295A4 (fr) Circuit intégré de semi-conducteur sur isolant ayant une interconnexion sous l'isolant
EP4254502A3 (fr) Dispositif d'imagerie à semi-conducteurs
EP2183770A4 (fr) Procédé d'encapsulation de semi-conducteur avec trous traversant le silicium
CN107112301A (zh) 半导体芯片的背侧上的电子元件集成
TW200943542A (en) Solid-state imaging device and method for manufacturing the same
GB2511247A (en) Method and structure for forming etsoi capacitors, diodes, resistors and back gate contacts
JP2012084865A5 (ja) 半導体装置の作製方法
JP2017506001A5 (fr)
EP2228826A3 (fr) Dispositif de capture d'image à l'état solide et son procédé de fabrication
JP2013093579A5 (fr)
JP2012038996A5 (fr)
US20160172299A1 (en) Integrated device package comprising photo sensitive fill between a substrate and a die
WO2009155160A3 (fr) Structure de métallisation épaisse multicouche pour dispositif micro-électronique, circuit intégré contenant cette structure et procédé de fabrication d'un tel circuit
WO2015088658A3 (fr) Ponteuse intégrée et système de mesurage 3d avec rejet de défauts
MA20150146A1 (fr) Procédé de métallisation en cuivre destiné à la fabrication d'un circuit intégré en utilisant la technologie wafer level packaging 3d
TW200834087A (en) Method of manufacturing a semiconductor integrated circuit device and a method of manufacturing a thin film probe sheet for using the same
US20140077386A1 (en) 3D IC and 3D CIS Structure
JP2009260322A5 (ja) 半導体装置の作製方法
TW200723448A (en) Interconnect structure and fabrication method thereof and semiconductor device
EP1879235A3 (fr) Dispositif semi-conducteur à porte verticale et son procédé de fabrication