NL193475C - Microprocessorinrichting. - Google Patents

Description

1 193475

Microprocessorinrichting

De onderhavige uitvinding heeft betrekking op een microprocessorinrichting, voorzien van: een centrale bewerkingskern met een eerste, een tweede en een derde omtreksrand, waarbij de eerste en 5 de tweede omtreksrand zich aan tegenover gelegen zijden van de centrale bewerkingskern bevinden en door de derde omtreksrand met elkaar zijn verbonden, een aan de eerste omtreksrand van de centrale bewerkingskern grenzend geheugen van het RAM-type, een aan de tweede omtreksrand van de centrale bewerkingskern grenzend geheugen van het ROM-type, een gedeelte dat bestemd is voor de invoer en uïtvoer tussen de centrale bewerkingskern met geheugens 10 en randapparatuur.

Een dergelijke microprocessorinrichting is bekend uit het Amerikaanse octrooischrift 4.471.426. Het gedeelte dat bestemd is voor de invoer en uitvoer tussen de centrale bewerkingskern met geheugens en randapparatuur is gepositioneerd langs de vier omtreksranden van de microprocessor, waarbij uitvoer-poorten A, B, C, D min of meer gelijkmatig langs deze vier wanden zijn verdeeld.

15 Een bezwaar van een dergelijke lay-out is dat bij wijziging van het type randapparatuur de RAM-geheugens en/of de ROM-geheugens niet naar respectievelijk de linkerzijde en/of de rechterzijde van het substraat van de microprocessor uit te breiden zijn, aangezien uitvoerpoorten A, B, C, D de klokgenerator, en dergelijke in de weg zitten. Hierdoor is de bekende microprocessorinrichting minder geschikt voor uiteenlopende randapparatuur en dient het ontwerp daarvan bij verandering van het type randapparatuur 20 telkens aangepast te worden.

Doel van de onderhavige uitvinding is dit bezwaar te ondervangen en een microprocessorinrichting te verschaffen die zodanig is ingericht, dat deze zich leent voor uitrusting met randapparatuur van uiteenlopende types, zonder dat daarbij aanzienlijke verandering in de lay-out van de microprocessor dient te worden aangebracht, aangezien de verandering van randapparatuur op aanpassing van de nieuwe 25 randapparatuur gerichte veranderingen vergt in de instructie-eenheid, de instructiedecodeereenheid en in de organisatie van de geheugens van het RAM- en het ROM-type.

De microprocessorinrichting volgens de uitvinding heeft daartoe het kenmerk dat het invoer/ uitvoergedeelte een in hoofdzaak rechthoekig gebied omvat, waarvan één zijde zich uitstrekt langs de derde omtreksrand en langs telkens een rand van de geheugens van het ROM- en het RAM-type. Door de 30 microprocessorinrichting zodanig te ontwerpen, is het mogelijk om zonder significante wijziging van de lay-out de RAM- en/of ROM-geheugens aan de linkerzijde en/of rechterzijde van het substraat van de microprocessorinrichting uit te breiden, afhankelijk van het gewenste type randapparatuur.

Volgens een voorkeursvorm van de uitvinding is de centrale bewerkingskern voorzien van een instructiedecodeereenheid, welke aan de tweede omtreksrand grenst. Hierdoor zijn de logische functies van de 35 instructiedecodeereenheid eenvoudig en met korte transmissielijnen vanaf het l/O-gebied te programmeren.

De uitvinding zal worden verduidelijkt in de hierna volgende beschrijving aan de hand van de tekening van een voorkeursuitvoeringsvorm van de uitvinding, waartoe deze laatstgenoemde zich echter niet beperkt. In de tekening tonen: 40 figuur 1 een voorkeursuitvoeringsvorm van een op een enkele chip aangebrachte microprocessor-uitvoering, en figuur 2 de organisatie van enige segmenten van de microprocessoruitvoering volgens figuur 1.

De in figuur 1 weergegeven voorkeursuitvoeringsvorm van een op een enkele chip aangebrachte 45 microprocessoruitvoering omvat een geheugen RAM 1, een geheugen ROM 2, een programmateller PC 3, een rekenkundige/logische bewerkingseenheid ALU 6, een instructieregister IR 4, een instructiedecodeereenheid PLA 5 een tijdschakeling 7 een seriële invoer/uitvoereenheid 8 en een adresregister 9. De programmateller PC 3, de rekenkundige/logische bewerkingseenheid ALU 6, het instructieregister IR 4 en de instructiedecodeereenheid PLA 5 zijn tot een centrale bewerkingseenheid CPU gecombineerd. Boven-50 dien zijn de tijdschakeling 7, de seriële invoer/uitvoereenheid 8 en het adresregister 9 met deze centrale bewerkingseenheid CPU gecombineerd tot een CPU-kern 10.

Zoals figuur 1 laat zien, zijn het geheugen RAM 1, de CPU-kern 10 en het geheugen ROM 2 naast elkaar aangebracht, zodanig, dat de geheugens zich ter weerszijden van de CPU-kern 10 bevinden. Binnen de CPU-kern 10 grenzen het instructieregister IR 4 en de instructiedecodeereenheid PLA 5 langs de ene 55 zijrand van de CPU-kern 10 aan het geheugen ROM 2. Het instructieregister IR 4 en de instructiedecodeereenheid PLA 5 vormen tezamen een decodeergebied.

De programmateller PC 3, de rekenkundige/logische eenheid ALU 6, de tijdschakeling 7, de seriële

Claims (2)

193475 2 invoer/uitvoereenheid 8 en het adresregister 9 liggen parallel aan elkaar langs de andere zijrand van de CPU-kern 10. Duidelijk zal zijn, dat hoewel zulks niet in details in de tekening is weergegeven, werkregisters, stapel-gebieden (stack areas), indirecte-adresseringsinformatiewijzers en dergelijke plaats binnen het geheugen 5 RAM 1 hebben. Een invoer/uitvoer-optie 12 grenst aan de onderrand van de CPU-kern 10 en voorts aan de onderranden van de geheugen RAM 1 en ROM 2. De invoer/uitvoer-optie 12 is uitgevoerd voor koppeling met randapparatuur. Zoals figuur 2 laat zien, zijn de programmateller PC 3, de rekenkundige/logische bewerkingseenheid ALU 10 6, de tijdschakeling 7, de seriële invoer/uitvoereenheid 8 en het RAM-adresregister 9 ieder van een zelfde type wat betreft het aantal bytes en het aantal bits per byte. Structureel hebben zij de vorm van identieke blokken. Bij de weergegeven uitvoeringsvorm bestaan deze blokken ieder uit acht cellen voor verwerking van 8-bits informatie. Iedere cel van ieder blok is voor invoer en uitvoer verbonden met overeenkomstige cellen van de andere blokken. Een informatiebus D^Dg, bestaande uit evenwijdige leidingen van metaal, 15 strekt zich over de gealigneerde cellen van alle blokken uit. Van de tot de informatiebus behorende leidingen D.,-De worden D.,-D4 als de "even informatiebus” en D5-D8 als de "oneven informatiebus” aangeduid. Vanaf de instructiedecodeereenheid IR 4 strekken zich stuurleidingen C1-C4 langs respectieve bijbehorende blokken 3, 6, 7, 8 en 9 in hoofdzaak loodrecht ten opzichte van de informatiebus uit. Slechts de even informatiebus D.,-D4 is via respectieve signaalleidingen S,-^ met het geheugen RAM 1 verbon-20 den. Zoals duidelijk zal zijn, kan de CPU-kern 10 bovendien verdere functieblokken omvatten, zoals een statusvlagregister, een tijdelijk register, de accumulator enz. Dergelijke functieblokken zullen voor wat betreft het aantal bytes, het aantal bits per byte en de blokafmetingen eveneens van het in het begin van de vorige alinea genoemde type zijn. In die gevallen, waarin sommige functieblokken een groter en andere functie-25 blokken een kleiner byte-formaat hebben, kunnen de boven het standaardaantal aanwezige cellen van de grotere blokken met de kleinere blokken worden gecombineerd tot standaardblokken. Indien de programmateller PC 3 bijvoorbeeld 13 bitcellen heeft, terwijl het statusregister drie bits heeft kunnen de bovenste vijf bits van de programmateller PC 3 met de drie bits van het statusregister worden gecombineerd tot een 8-bits functieblok. 30 Door ten minste enige van de functieblokken van de CPU-kern te rangschikken in blokken met identieke bitcellen en deze laatstgenoemden volgens een regelmatig patroon te rangschikken kan het voor de functieblokken benodigde gebied zo klein mogelijk worden gemaakt, zulks gedeeltelijk als gevolg van het feit, dat minder ruimte voor verbindingsleidingen, zoals de informatiebus, de stuurleidingen en de signaalleidingen nodig is. 35 Voor koppeling met randapparatuur van uiteenlopend type is het niet noodzakelijk de opbouw of uitvoering van de CPU-kern te wijzigen. Bij programmering geldt voorts, dat instructies voor de accumulator, het geheugen van het RAM-type enz. voor rekenkundig/logisch bedrijf, bitbewerking enz. zullen kunnen worden toegepast op alle accumulators en invoer/uitvoer-eenheden en dat bovendien alle voor verschaffing van toegang tot een open rand gebruikte adresseermodi op alle invoer/uitvoer-eenheden kunnen worden 40 toegepast. Dit verschaft een grotere flexibiliteit bij programma-ontwerp, en vergemakkelijkt de koppeling met randapparatuur van uiteenlopend type zonder de noodzaak van significante wijziging van de microprocessoruitvoering en/of de instructie-eenheid. 45 Conclusies

1. Microprocessorinrichting, voorzien van: een centrale bewerkingskem met een eerste, een tweede en een derde omtreksrand, waarbij de eerste en de tweede omtreksrand zich aan tegenovergelegen zijden van de centrale bewerkingskem bevinden 50 en door de derde omtreksrand met elkaar zijn verbonden, een aan de eerste omtreksrand van de centrale bewerkingskem grenzend geheugen van het RAM-type, een aan de tweede omtreksrand van de centrale bewerkingskem grenzend geheugen van het ROM-type, een gedeelte dat bestemd is voor de invoer en uitvoer tussen de centrale bewerkingskem met geheugens en randapparatuur, met het kenmerk, dat het invoer/uitvoergedeelte een in hoofdzaak rechthoekig 55 gebied omvat, waarin één zijde zich uitstrekt langs de derde omtreksrand en langs telkens een rand van de geheugens van respectievelijk het RAM- en het ROM-type.

2. Microprocessorinrichting volgens conclusie 1, met het kenmerk, dat de centrale bewerkingskem voorzien 3 193475 is van een instructiedecodeereenheid, welke aan de tweede omtreksrand grenst. Hierbij 2 bladen tekening