Przedmiotem wynalazku jest równiez urzadze- 215 109 972a 1WOT2 4 nie do wykrywania czestotliwosci skladowych za- w§jCto2buw sygnalach POM wieioczesfoitftiiwoscio- wjcfc-liwizy. czyim czestotliwosc nalezy do zbioru czestotliwosci wzorcowych, charakterystyczne tym, ze zawiera buforowy rejestr pamieci dla magazy¬ nowania naplywajacego sygnalu zwielokrotnionego, dwie pamieci, z których kazda z osobna pod po¬ stacia sinusa i cosinusa zawiera próbki charak¬ terystycznych sygnalów czestotliwosci wzorcowych, uklad calkujacy do integracji iloczynu naplywa¬ jacego sygnalu przez sygnaly z wyjscia kazdej z pamieci, przy czym uklad calkujacy zawiera dwa uklady sumacyjno-substrakcyjne, a sumator do¬ starcza sume dwu wyników z wyjscia ukladu cal¬ kujacego oraz selektor, który identyfikuje wzor¬ cowe czestotliwosci, zawarte w sygnale naplywaja¬ cym w oparciu o wynik, pojawiajacy sie na wyj¬ sciu sumatora.Objasnienie figar rysunku. Przedmiot wynalaz¬ ku pokazany jest w przykladzie wykonania na ry¬ sunku, na którym fig. 1 przedstawia w postaci schematu blokowego czesc urzadzenia do wykrywa¬ nia czestotliwosci, stanowiaca integrator, a fig. 2 przedstawia, równiez w postaci schematu bloko¬ wego, urzadzenie wykrywajace, w sklad którego wchodzi czesc przedstawiona na fig. 1 oznaczo¬ na jako blok 32.Przyklad wykonania wynalazku. Czesc urzadze¬ nia pokazana na fig. 1 obejmuje rejestr 1 o prze¬ sunieciu równoleglym otrzymujacy sygnal S naply¬ wajacy w rytmie impulsów zegarowych H, rejestr 1 jest polaczony z rejestrem buforowym 2. Wyjscie rejestru 2 jest polaczone z kolektorem 3, który na wyjsciu tworzy dokladna wartosc logarytmu w oparciu o amplitudy sygnalu wejsciowego S i znak sygnalu na drugim wyjsciu polaczonym z kanala¬ mi 4 i 5.Sygnal zegarowy H jest podawany do zaleznego oscylatora 6 polaczonego z generatorem fazy 7 syn¬ chronizowanego sygnalem zegara H', kitóry przesyla sygnaly do stalych pamieci 10 i 20 zawierajacych próbki kodowe w formie sinusów i cosinusów sygnalów reprezenltuijacych ozestdtywosci wzor¬ cowe, które maja byc wykrywane w sygnale na¬ plywajacym S. Sygnal H' jest przylozony takze do dzielnika czestotliwosci 8 polaczonego z liczni- kiem-iczytonilkiem 9, kitórego sygnal wyjsciowy jest podawany do pamieci 10 i 20. Sygnaly pobrane z paimiiecti 10 i, 20 sa pojdatwame do korektorów od¬ powiednik) 11 i 21. Sygnaly wytworzone przez ko¬ rektory 11 i 21 sa podawane cfo sumatorów 12 i 22, w tyimi samym czasie co aimjpOdifcuda sygnalu poda¬ wanego z korekltoira 3 oraiz sygnal stalej korekcjli C.Sumatory 12 i 22 sa polaczone z ukladami lo¬ gicznymi dekompresji 13, 23, których wyjscia sa polaczone z sumatorami substrakcyjnymi odpo¬ wiednio 14, 24. Uzyskane wartosci sygnalów sa z kolei wpisane do pamieci 15, 25. Pamieci 15 i 25 otrzymuja ponadto sygnal S' który podaje adresy szczelin czasowych sygnalu S oraz steruje dziala¬ niem pamieci 15, 25 które sa polaczone z rejestra¬ mi odpowiednio 16, 26.Fig. 2 przedstawia urzadzenie wykrywajace wie- loczestotliwosciowe wedlug wynalazku obejmujace czesc urzadzenia przedstawiona na fig. 1 i wyzej opisana stanowiaca integrator, który symbolizuje blok oznaczony jako 32.Urzadzenie zawiera wykrywacz poziomu 27 po¬ laczony z rejestrem 2 z fig. 1 na fig. 2 objetym blokiem 32, sygnal wyjsciowy z wykrywacza po¬ ziomu 27 jest podawany do licznika-czytnika 28 otrzymujacego na drugim wejsciu zawartosc pa¬ mieci poziomu 29. Ponadto z licznikiem 30 jest polaczona pamiec 31 dlugosci czasu calkowania.Blok 32 przekazuje na dwóch opisanych poprzed¬ nio drogach (elementy 10—16 oraz 20—26) sygna¬ ly odpowiednio G^ i Gcos. Sygnaly te sa poda¬ wane do sumatora 33 polaczonego z dwoma reje¬ strami 34 i 37. Komparator — uklad porównaw¬ czy 35 otrzymuje sygnaly z rejestru 34 oraz z su¬ matora 33. Z wyjsciami rejestru 34 oraz sumatora 33 polaczony jest imiltiplikator 36 przylaczony równiez do wyjscia urzadzenia dekodujacego ia- ze 40, które jest polaczone na wejsciu z oscylato¬ rem 6 z fig. 1, na fig. 2 objetym blokiem 32.Multiplikator 36 na wyjsciu jest polaczony z re¬ jestrem 37 polaczonym z komparatorem 38. Bram¬ ka LUB 39 otrzymuje sygnaly pochodzace z reje¬ strów 34—37, jak równiez sygnal podajacy zawar¬ tosc licznika 30.Dzialanie urzadzenia jest nastepujace. Naplywa¬ jacy sygnal S jest sygnalem PCM wieloczestotli- wosciowym, jest on podawany do rejestru 1 o równoleglym ukladzie przesuniecia w rytmie zegarowym H przykladowo 2048 kHz, po czym jest on przenoszony w kazdej szczelinie czasowej IT (I'nitervaHl Tamps) o czasie trwania okolo 0,5 \ji& do rejestru buforowego 2. Korektor 3 dostarcza do¬ kladna wartosc logarytmu, wychodzac z sygnalów podawanych z rejestru buforowego 2, które, be¬ dac sygnalami PCM, sa utworzone z próbek kom- prymowych wedlug prawa zaleznosci prawie loga¬ rytmicznej. Korekcja jest potrzebna zwlaszcza dla sygnalów slabych.Oscylator 6 wytwarza zaleznie od sygnalu H sygnal o rytmie 4096 kHz w fazie z podstawowym sygnalem zegarowym H. Sygnal rytmu jest poda¬ wany do generatora fazy 7, który dostarcza sygna¬ ly adresowe do pamieci 10 i 20 zawierajacych próbki kodowe czestotliwosci wzorcowych. Genera¬ tor 7 jest syoahroniiizoiwany przez zegar H', który jest zalezny od zegara H dostarczajacego sygnal w rytmie 250 kHz Ido obliczania szczelin czaso¬ wych IT o czasie trwania rzedu 4 us. Sygnal ryt¬ mu H' przylozony jest do dzielnika czestotliwos¬ ci 8, który dzieli przez N liczbe kanalów sklado¬ wych sygnalu naplywajacego. W opisywanym przykladzie wykonania N = 32, dzielnik czestotli¬ wosci 8 zapewnia zadany rytm 8 kHz. Licznik- -czytnik 9 pozwala przez kolejne sczytywanie adresów, na wyciaganie próbek dla wszystkich czestotliwosci zawartych w pamieciach 10 i 20.Pamieci 10 i 20 zawieraja próbki w postaci si¬ nusów i cosinusów odnoszacych sie do sygnalów reprezentatywnych czestotliwosci. W kazdym prze¬ dziale czasowym IT podanym przez generator fa¬ zy 7 nastepuje wyodrebnienie szeregowe próbek wszystkich tych czestotliwosci. Próbki te sluza do 10 15 20 25 30 35 40 45 50 55 60#5 l*9g»72 6 ddk<^atóai ^pr^gladu wszystkich kanalów jednej jramkij Próbki takwyodrebnione sa wprowadzane do kolektorów; ^l' i 21, które tworza dokladne wartosci*loga*ytmow na podstawie próbek pobra¬ nych z pamieci' 1# 'A 20, które sa komprymowane wWIugt^powwa^ pmwie ldgarytmieznegOi Sposób ten pozwala zastapic obliczanie iloczynu dwóch wartosci sumowaniem ich logarytmów przed dekompresja. Tak otrzymane sygnaly zostaja na¬ stepnie zsumowane dla kazdej wlasciwej drogi przy uzyciu'sumatorów 12 i 22.Takie sumowanie dokonywuje sie na trzech skladowych argumentach operacji: amplitudzie naplywajacego sygnalu w postaci logarytmu na wyjsciu ^korektora'^ próbki w postaci logaryt¬ mu na wyjsciu korektorów 11 i 21 oraz stalej korekcji €, co z latwoscia pozwala na uzyskanie liczb, dajacych sie manipulowac w czasie dekom¬ presji. • i IJizyskaaiy ta-droga sygnal w uk&adizie 12, wzgled¬ nie W ukladzie 22, zostaje nastepnie poddany de¬ kompresji w ukladzie 13, wzglednie 23, przed do¬ konaniem calkowania*^ Przeprowadzajacy dekom¬ presje uklad logiczny, czysto kombinacyjny, do¬ starcza amplitudy zadanego iloczynu z liniowym kodowaniem.Tak uzyskany sygnal zostaje nastepnie scalko- , *wany w ukladach sumacyjno-substrakcyjnych 14 1624. Wynik operacji stanowi sume, jesli znaki na wyjsciu z korektora 3 oraz korektorów 11 i 21 sa jednakowe, natomiast wynik operacji stanowi TÓznice wTprzypadku przeciwnym. Uzyskane war¬ tosci dla kazdego z kanalów zostaja z kolei wpi- ssane do dwóch pamieci, 15 i 25. i-o^Seryjny sygnal S^ utworzony z adresów szcze¬ cin czasowych IT sygnalu naplywajacego S zosta¬ je dostarczony- do dwóch pamieci 15 i 25. Dla faz parzystych pamieci 15 i 25 sa otwrte, ich zawar¬ tosc jest wkladana (pakowana) do rejestru 16, wzglednie 26.Dla faz nieparzystych informacje pochodzace z ukladów sumacyjno-substrakcyjnych 14 i 24 zosta¬ ja wpisane do pamieci 15 i 25.Wykrywacz poziomu 27 dostarcza sygnal do licz- nika-przelicznika 28, gdy sygnal S przekracza za¬ dany okreslony poziom. Poziom ten jest osiagnie¬ ty, gdy przy skomprymowanej amplitudzie, co najmniej jedna próbka wybrana sposród Dx próbek przekracza odpowiedni próg wykrywania. Wykry¬ wacz poziomu 27 bada w ten sposób wszystkie próbki i przektaziugelsygjnal do licznika 28, w przy¬ padku gdy próbka przekracza wybrany poziom.Zawartosc pamieci oceniajacej poziom 29 z ad¬ resem okre^onjpi fcrzez szereg szczelin czasowych 1T w czasie^ przeprowadzania oceny jest przenoszo¬ na za kazona szczelina czasowa do licznika 28. Stan licznika dojznaj* przyfojsfoi ftak dlugo, az jego za¬ wartosc nfe^oso^^e^liozycji Dx-1 i wówczas zo- staije spffo^atfzióy do izerai, jesli wykrywany po¬ ziom prze^rlsczy wartosc ! progowa. Po dokonaniu tego zawartosc jMcznika 28 j jest ponownie przeka¬ zywana da ukftftraf pamieciowego 20. Gdy licznik zostanie w pozycji .A-l zablokowany na skutek nie przekroczenia" Wartosci progowej przez naply- watjajcy sygnal, zostaje wytworzony sygnal RAZ, który powoduje utrzymanie wyniku calkowania;na wartosci zerowej, dzialajac na* pamieci v 16 d 26 przedstawione na fig. 1.Zawartosc ukladu pamieciowego 31 dotyczacego czasu calkowania, przy adresie okreslonym przez rzad szczelin czasowych w trakcie przeprowa¬ dzania oceny zostaje przeniesiona do licznika 30.Liozmik 36 powieikszy sie, jesli jego zawartosc nie jest równa D2-l, gdzie P2 jest liczba naturalna, a zostaje sprowadzony do zera, jesli powstal sy¬ gnal RAZ. Po dokomaniiu oceoiy zawartosc liczaai- ka zostaje przekazana do ukladu pamieciowego.Gdy licznik zostaje zablokowany przy stanie wy¬ noszacym D2-l po uplywie czasu calkowania zo¬ staje wytworzony sygnal AUT. iPtróbtkti typu isimus i cosomus dotyczace czestotliwos¬ ci wzorcowych zostaja wydzteOione w zespole raimek i nastepnie poddane obróbce wraz z próbkami na¬ plywajacego wieloczestotliwosciowego sygnalu PCM wedlug kazdej z dwóch dróg (10—16 oraz 20—26) bloku 32 stanowiacego uklad calkujacy, utworzonego przez urzadzenie przedstawione na fig. 1. Blok 32 (uklad calkujacy) jest sterowany sygnalem RAZ, wysylanym z licznika oceny po¬ ziomu 28 i dostarcza dwóch typów sygnalów G^ i Gcos. Sumator 33 dokonuje obliczenia sumy bez¬ wzglednych wartosci dwóch kodowanych wartosci Gsin * ®cos' Urzadzenie 40 dekodujace faze dostar¬ cza wzorcowej czestotliwosci, dla której dany wy¬ nik zostal uzyskany zgodnie z oscylatorem 6 fig.1 zawartym w bloku 32. Czestotliwosc ta dostarczona jest przez urzadzenie 40 w binarnym kodzie polo¬ zenia.Rejestry 34 i 3T sposród czestotliwosci, zawar¬ tych w pamieciach 10 i 20 wyznaczaja takie dwie czestotliwosci, które na wyjsciu sumatora 33 daja najwieksze wyniki. Rejestry 34 i 37 zostaja spro¬ wadzone do zera na poczatku kazdej ze szczelin czasowych IT. W odpowiednich chwilach uklad porównawczy 35 dokonuje porównania slowa bi¬ narnego, zawartego w rejestrze 34 ze slowem bi¬ narnym, wystepujacym na wyjsciu sumatora 33.Jesli wynik, w kodzie binarnym, pojawiajacy sie na wyjsciu sumatora 33 stanowi liczbe wieksza od tej, która jest zawarta w rejestrze 34, kompa¬ rator 35 zezwala na ladowanie rejestru 34 nowa czestotliwoscia oraz stówami binarnymi, które sta¬ nowia nowy wymik. Do ukladu zwietokrotniajace- go 36 podawany jest wynik z rejestru 34 i su¬ matora 33, jego rola polega na wyborze informa¬ cji i na przekazywaniu jego obciazenia do drugie¬ go rejestru 37. Dzialanie rejestru 37 wiaze sie z ukladem porównawczym 35 i jest podobne do dzialania rejestru 34.Slowa binarne zmagazynowane w rejestrze 37 pochodza, badz z rejestru 34, jesli nowy wynik jest wartoscia wieksza od tych, które sa zawarte w rejestrze 34 i 37, badz z sumatora 33, jesli no¬ wy wynik stanowi wartosc posrednia pomiedzy stanami rejestrów 34 i 37.W koncu okresu szczeliny czasowej IT, bramka logiczna LUB 39 otrzymuje slowa binarne z reje¬ strów 34 i 37 i dostarcza w kodzie binarnym po¬ lozenia wykrywanych czestotliwosci Fg. Informa- 10 15 20 25 30 35 40 45 50 55109 972 cja jest wykorzystywana pod warunkiem, ze ist¬ nieje sygnal AUT wytworzony przez licznik 30.Zastrzezenia patentowe 1. Sposób wykrywania czestotliwosci skladowych w sygnalach o modulacji kodowo-impulsowej wieloczestotliwosciowych, gdy czestotliwosci te naleza do zespolu czestotliwosci wzorcowych a sa¬ me sygnaly sa grupowane w slowa, rozmieszczo¬ ne w szczelinach czasowych ramki, a wartosc chwilowa kazdego z nadchodzacych sygnalów zo¬ staje zapisana w pamieci, do której wprowadza sie dla kazdej szczeliny czasowej w ramce i dla kazdej czestotliwosci wzorcowej, wedlug dwóch róznych dróg, iloczyn wartosci chwilowej naply¬ wajacego sygnalu i wartosci chwilowej sygnalu cyfrowego charakterystycznego dla jednej z cze¬ stotliwosci wzorcowej, przy czym sygnaly próbku¬ jace odpowiadajace dwóm dirogcm sa przesuniete ji o i oblicza sie sume wartosci bezwzglednych 2 wyników uzyskanych dla kazdej z dróg, a suma ta ma duza wartosc, gdy czestotliwosc wzorcowa wystepuje w sygnale naplywajacym a jest bliska zera w przypadku przeciwnym, znamienny tym, ze uzyte sygnaly próbkujace wystepuja w jednej z dróg w postaci cosinusa, a w drugiej drodze w postaci sinusa. 2. Sposób wedlug zastrz. 1, znamienny tym, ze w dwóch stalych pamieciach magazynuje sie prób¬ ki, skomprymowane wedlug zaleznosci logarytmicz¬ nej a z charakterystycznych sygnalów, wystepuja¬ cych z osobna pod postacia sinusa i cosinusa wy¬ dziela sie próbki przez kolejne zczytywanie tych 10 15 20 25 35 pamieci, nastepnie sumuje sie je dla kazdej z dróg z wartoscia chwilowa naplywajacego sygnalu cy¬ frowego, dekomprymuje sie uzyskane sumy i do¬ daje wedlug kazdej z dróg wyniki dekompresji w wyznaczonym okresie calkowania, a uzyskany wynik wpisuje sie do wlasciwej, dla kazdej z dróg pamieci. 3. Urzadzenie do wykrywania czestotliwosci skladowych w sygnalach o modulacji kodowo-im¬ pulsowej wieloczestotliwosciowych przy czym cze¬ stotliwosc nalezy do zbioru czestotliwosci wzorco¬ wych, znamienny tym, ze zawiera buforowy re¬ jestr pamieci (2) dla magazynowania naplywaja¬ cego sygnalu zwielokrotnionego, dwie pamieci (10, 2G) z których kazda z osobna pod postacia sinu¬ sa i cosinusa zawiera próbki charakterystycznych sygnalów czestotliwosci wzorcowych, uklad calku¬ jacy (32) do integracji iloczynu naplywajacego sy¬ gnalu przez sygnaly z wyjscia kazdej z pamieci (10, 20) przy czym uklad calkujacy (32) zawiera dwa uklady sumacyjno-substrakcyjne (14, 24) oraz sumator (33) dostarczajacy sume dwu wyników z wyjscia ukladu calkujacego (32) oraz selektor (34, 35, 37, 38), który identyfikuje wzorcowe cze¬ stotliwosci, zawarte w sygnale naplywajacym w oparciu o wynik, pojawiajacy sie na wyjsciu suma¬ tora (33). 4. Urzadzenie wedlug zastrz. 3, znamienne tym, ze selektor zawiera dwa rejestry (34, 37) i dwa komparatory (35, 38) które wykrywaja poszukiwa¬ ne czestotliwosci. 5. Urzadzenie wedlug zastrz. 3, znamienne tym, ze zawiera wykrywacz poziomu (27) polaczony z wyjsciem rejestru buforowego (2), licznik (28) oiraiz pamiec do oceny poiziomu (29) polaczone z wykrywaczem poziomu (27) do sterowania wla¬ czeniem integratora calkujacego (32).FIG.1 SIN109 972 29 la 31 27 1 .XI i Z ' 30 32 28 ,RAZ AUT 7- COSi i_ SIN 34 40 * \* -33 35 ? t ? 36- 37 38 30" FIG.2 PL