Przedmiotem wynalazku fest uklad syn^onizacji lwi z podwójna petlaregulacji fazy.Odtwarzanie telewizyjnych sygnalów fonicznych jest realizowane przez powtarzalne wybieranie wiazki elek¬ tronów na powierzchni ekcaau kineskopu. Natezenie wiazki jest modulowane przez sygnaly wizyjne w £elu wytworzenia obrazów na ekranie, reprezentujacych ^odtwarzany obraz. w* celu synchronizacji wybierania wiazki z odtwa¬ rzana informacja, uklady wybierania czy odchylania sa synchronizowane z sygnalami synchronizujacymi z in- fprmacja o obrazie w calkowitym sygnale wizyjnym.Odbierany prz^ez odbiornik telewizyjny, calkowity sygnal wizyjny moze zawierac zaklócenia w postaci szumu elektrycznego lub cieplnego.Przy ttanamisji impulsy sy^hrpnizu|ace powtarzaja s'ie z czestotliwoscia, Jctóra jest dokladnie jregulowana i wybitnie stabilna. Poniewaz obecnosc szumu zaklóca sygnaly sync^onjzujac* .w przypadkowy sposób, za- £ZCSp OgóJnic stosowac uzyskiwanie synchronizacji «kla4w J4chylania Jinii przy pomocy impulsów syn- ¦<4ironiziiqi linii przy zastosowaniu generatora, którego :»pjtpUiwpsc jest .regulowana przez petle, synchronizacji Azowej w Aelu zrównania z czestotliwoscia sy^ialu synchronizujacego. W zwiazku z tyra, gdy którykolwiek 4mpujs «yncl^o,nij5ujfcy jest z^ócany przez szum, czestotliwosc generatora pozostaje w zasadzie niezmie¬ niona i uklady odchylania nadal odbieraja regularne impulsy sterujace odchylaniem. 10 15 20 30 Podczas normalnej pracy przy odtwarzaniu obrazów telewizji, uklad odchylania linii wytwarza impulsy wyso¬ konapieciowe w eehi zapewnienia stosunkowo szybkiego, powtarzalnego wybierania. Znane jest uzyskiwanie wy¬ sokiego napiecia anody, wymaganego do pracy kines¬ kopu, przez prostowanie i filtrowanie wysokonapiecio¬ wych impulsów. Czesto uklad odchylania linii jest zasi¬ lany ze zródla mocy wytwarzajacego niskie napiecie dla pozostalych ukladów odbiornika telewizyjnego.Odkryto, ze regulacja w czasie impulsów napiecia powrotu, wytwarzanych przez uklad odchylania linii, zmienia sie w sposób zalezny od obciazenia ukladu odchylania, jak na przyklad zalezny od jaskrawosci obra¬ zu odtwarzanego w kineskopie. Taka zmiana w czasie impulsów napiecia przewodu powoduje zaklócenie odtwarzanego obrazu.Znany jest z opisu patentowego Stanów Zjednoczo¬ nych Ameryki nr 3-691-800 uklad synchronizaqi, w którym druga petla regulacji fazy jest dolaczona do wyjscia pierwszej -petli fazy. Druga petla fazy zawiera drugi generator i drufi detektor fazy. Uklad calkujacy dolaczony do wyjscia ukladu odchylania linii calkuje impulsy powrotu i dostarcza w wyniku tego sygnal piloktztaltny do wejscia detektora 4azy dla porównania z impulsami sterowanymi przy sredniej czestotliwosci wejsciowych impulsów synchronizujacych. Fikr o malej stalej czasowej doprowadza sygnal wyjsciowy drugiego detektora fazy do drugiego generatora dla regulacji jego fazy w celu ^utrzymania impulsów powrotu w synchro- nizmie z sygnalem wyjsciowym pierwszej petli synchro- 123 950123 959 nizacji fazowej. Wprowadza to wade, ze regulacja fazy w drugiej petli jest zalezna od czasu trwania impul¬ sów powrotu.Znany jest z publikacji Mullard Technical Com¬ munications Nr 118, kwiecien, 1973 r. uklad z dwoma petlami, w którym generator sygnalu piloksztaltncgo jest sterowany az do sredniej wartosci wejsciowych sygnalów synchronizujacych przez pierwsza petle syn- chronizaqi fazowej i druga petla regulacji fazy jest dolaczona do wyjscia generatora sygnalów piloksztalt- nych. Druga petla regulacji fazy zawiera sterowany uklad przesuwajacy faze i drugi detektor fazy. Detektor fazy A ; JP o|[po#iio!^na wyjsciowy sygnal piloksztaltny generatora ' i na impulsy powrotu dla wytwarzania sygnalu, który jest filtrowany z mala stala czasowa i stosowany do regu- ¦ - •¦ iacji fazy sterowanego ukladu przesuwajacego faze, wlaczonego pomiedzy generator i uklad odchylania linii, w celu utrzymania impulsów w synchronizmie ze srednia wartoscia wejsciowych sygnalów synchronizu¬ jacych.Pozadane jest w celach stabilizacji stosowanie gene¬ ratora, którego czestotliwosc jest regulowana przez cewke i kondensator zamiast przez rezystor i konden¬ sator. Jednakze jezeli jest rozwazana praca generatora z czestotliwoscia odchylania linii, wymagane jest zasto¬ sowanie duzych cewek i kondensatorów, które sa nie tylko kosztowne, ale które takze maja duze wymiary fizyczne i maja tendencje do odbioru sygnalów z ukla¬ dów odchylajacych o duzej mocy, co powoduje niesta¬ bilnosc generatora. Jest w zwiazku z tym pozadane zastosowanie cewek i kondensatorów o malych wartos¬ ciach jako elementów okreslajacych czestotliwosc gene¬ ratora odchylania linii. Jednakze to wymaga zastosowa¬ nia stosunkowo duzej czestotliwosci roboczej.W przypadku ukladów scalonych zwykle stosowano generator odchylania linii wielkiej czestotliwosci i sze¬ reg cyfrowych dzielników czestotliwosci do wytwarzania sygnalu o czestotliwosci linii i duzej stabilnosci. Jed¬ nakze sygnal wyjsciowy tego szeregu dzielników czestotli¬ wosci jest sygnalem cyfrowym lub dwupoziomowym.Sygnal dwupoziomowy moze byc synchronizowany do sredniego czasu wejsciowych sygnalów synchronizuja¬ cych przez pierwsza petle synchronizacji fazowej. Pod¬ czas gdy jest zawsze pozadane zmniejszenie liczby stop¬ ni przetwarzania sygnalu, wymagajacych do uzyskania danej funkcji, jest szczególnie wazne w przypadku u- kladów scalonych zmniejszenie liczby polaczen inter- face'u pomiedzy ukladem scalonym i elementami ze¬ wnetrznymi.Uklad synchronizacji linii wedlug wynalazku zawiera petle synchronizacji fazowej, której wejscie jest dola¬ czone do zródla zespolów synchronizacji linii, a na wyj¬ sciu wystepuje dwupoziomowy sygnal, oraz petle re¬ gulacji fazy dolaczona do wyjscia petli synchronizacji fazowej. Petla regulacji fazy zawiera detektor fazy, którego pierwsze wejscie jest dolaczone do wyjscia petli regulacji fazy i drugie wejscie jest dolaczone do ukladu odchylania linii. Petla regulacji fazy zawiera takze filtr dolaczony do wyjscia detektora fazy oraz uklad o ste¬ rowanej fazie, zawierajacy wejscie sterowania w postaci bazy tranzystora, dolaczone do filtru petli.Detektor fazy zawiera pierwszy tranzystor i drugi tranzystor z polaczonymi emiterami, których bazy two¬ rza pierwsze wejscie detektora fazy oraz trzeci tranzys¬ tor, którego baza tworzy drugie wejscie detektora fazy i którego obwód przewodzenia kolektor-emiter jest do~ laczony do emiterów pierwszego tranzystora i drugiego tranzystora i do punktu o potencjale odniesienia oraz: uklad laczacy kolektory pierwszego tranzystora i dru- 5 giego tranzystora z zaciskiem zasilania.Uklad laczacy kolektory pierwszego tranzystora i drugiego tranzystora z zaciskiem zasilania zawiera uklad symetryczny pradowo.Uklad symetryczny pradowo zawiera czwarty tran- io zystor, którego baza jest dolaczona do kolektora pier¬ wszego tranzystora i kolektor jest dolaczony do kolek¬ tora drugiego tranzystora dla utworzenia zacisku wyj¬ sciowego detektora fazy, piaty tranzystor, którego ko¬ lektor jest dolaczony do kolektora pierwszego tranzys- 15 tora i baza jest dolaczona do emitera czwartego tranzys¬ tora oraz dwa rezystory i diode polaczone z jednej strony z zaciskiem zasilania, a z drugiej strony emiterem czwartego tranzystora i z emiterem piatego tranzystora.Korzystnie wedlug wynalazku filtr petli zawiera 20 kondensator.Uklad o sterowanej fazie w korzystnym wykonaniu zawiera sterowany uklad opózniajacy.Sterowany uklad opózniajacy zawiera kondensator, na którego wyjsciu wystepuja sygnaly piloksztaltne 25 i który jest dolaczony do petli synchronizacji fazowej.Komparator jest dolaczony do kondensatora, do detek¬ tora fazy oraz do ukladu odchylania linii.Uklad wedlug wynalazku zawiera drugi uklad opóz¬ niajacy, którego wejscie jest dolaczone do wyjscia kom¬ paratora i wyjscie jest dolaczone do ukladu odchylania linii.Przedmiot wynalazku jest przedstawiony w przykla¬ dzie wykonania na rysunku, na którym fig. 1 przedsta¬ wia uklady elektroniczne odbiornika telewizyjnego we¬ dlug wynalazku, w schemacie czesciowo blokowym i czesciowo ideowym i fig. 2 i 3 — rózne napiecia jaka przebiegi amplitud w funkcji czasu, wystepujace w ukla¬ dzie z fig. 1.Fig. 1 przedstawia odbiornik telewizyjny zawierajacy antene 10 do odbioru sygnalów fonicznych, które sa doprowadzane do ukladu 12 strojenia, wzmacniania ich posrednich czestotliwosci i detekcji, w którym sygnal foniczny jest wybierany, wzmacniany i demodulowany 45 w celu wytworzenia calkowitego sygnalu wizyjnego.Calkowity sygnal wizyjny jest doprowadzany do róznych ukladów 14 przetwarzania sygnalów luminancji i chromi¬ nancji, a przetworzone sygnaly sa doprowadzane do kineskopu 16 w celu ich odtwarzania. Calkowity sygnal 50 wizyjny jest równiez dostarczany do separatora 18 sygnalów synchronizujacych, w którym sa rozdzielane sygnaly synchronizacji linii i pola. Sygnaly synchroni¬ zacji pola sa dostarczane do ukladu 20 odchylania pola dla sterowania pradem odchylajacym w uzwojeniu 22 55 odchylania pola, zwiazanym z kineskopem 16.Sygnaly synchronizacji linii, przedstawione przez przebieg 251 na fig. 2a, sa odprowadzane z separatora 18 sygnalów synchronizacji przewodem A do petli 30 synchronizacji fazowej. Petla 30 synchronizacji fazowej 60 wytwarza dwupoziomowe impulsy, które sa dostarczane przewodami G i G do petli 70 regulaqi fazy, która dos¬ tarcza przewodem S impulsy sterujace dla ukladu 140 odchylania linii.Uklad 140 odchylania linii wytwarza prad odchylajacy, 65 okreslajacy powtarzajace sie okresy wybierania i po- 35 40123 959 5 wrotu w uzwojeniu 142 odchylania linii, zwiazanym z kineskopem 16. Uklad 140 odchylania linii wytwarza równiez napiecie anody dla kineskopu 16 i skutkiem tego uklad 140 odchylania linii jest róznie obciazony.Petla 30 synchronizacji fazowej zawiera generator 32 o sterowanym napieciu, który wytwarza na przewodzie B impulsy o czestotliwosci 503,5 kHz, jak przedsta¬ wiono przez przebieg 252 na fig. 2b. Sygnal generatora 32 jest dostarczany do dzielnika 32:1, zawierajacego przerzutniki D 34, 40, 46, 52 i 58. Wyjscie Q przerzut- nika D przyjmuje stan wejscia przygotowujacego D przy opadajacym krancu sygnalu dostarczanego do wejscia synchronizacji C. Jezeli wyjscie Q przerzutnika D jest dolaczone do wejscia przygotowujacego D, syg¬ nal jest dzielony przez dwa na wejsciu synchronizacji G i zostaje wytworzony na wyjsciu Q podzielony sygnal.Sygnal generatora 23 o przebiegu 252 jest dzielony przez 2 za pomoca przerzutnika D 34 i wytwarza na jego wyjsciu Q sygnal taki, jak przedstawiono przez przebieg 253 na fig. 2c, który to sygnal jest doprowadzany prze¬ wodem C do polaczonej kaskadowo pary wzmacniaczy odwracajacych 36 i 38. Pierwsze wyjscie 38a wzmacnia¬ cza odwracajacego 38 jest dolaczone do wejscia synchro¬ nizacji C przerzutnika D 40 i drugie wyjscie 38b jest dolaczone do przewodu szynowego H. Przerzutnik D 40 dzieli przez dwa i wytwarza na jego wyjsciu Q sygnal taki, jak sygnal, przedstawiony przez przebieg 254 na fig. 2d, który to sygnal jest doprowadzany przewodem D do wejscia wzmacniacza odwracajacego 42. Wyjscie 42a wzmacniacza odwracajacego 42 jest dolaczone do wej¬ scia wzmacniacza odwracajacego 44, a wyjscie 44a wzmacniacza odwracajacego 44 jest dolaczone do wejscia synchronizacji C przerzutnika D 46. Przerzut¬ nik D 46 dzieli sygnal na jego wejsciu synchronizacji C przez 2 i wytwarza na jego wyjsciu Q sygnal przedsta¬ wiony przez przebieg 255 z fig. 2e. Wyjscie Q przerzut¬ nika D46 jest dolaczone przewodem E do wejscia wzmacniacza odwracajacego 48, którego wyjscie 48a jest dolaczone do wejscia wzmacniacza odwracajacego 50, a wyjscie 48b jest dolaczone do przewodu H. Wyjscie wzmacniacza odwracajacego 50 jest dolaczone do wejscia C przerzutnika D 52 i podzielony sygnal przed¬ stawiony przez przebieg 256 na fig. 2f jest wytwarzany na wyjsciu Q przerzutnika D 52 i jest doprowadzany przewodem F do wejscia wzmacniacza odwracajacego 54.Wyjscie 54b wzmacniacza odwracajacego 54 jest dola¬ czone do przewodu H i wyjscie 54a jest dolaczone do wejscia wzmacniacza odwracajacego 56. Wyjscie wzma¬ cniacza odwracajacego 56 jest dolaczone do wejscia C przerzutnika D 58.Sygnal przedstawiony przez przebieg 257 na fig. 2g jest wytwarzany na wyjsciu Q przerzutnika D 58 i jest doprowadzany przewodem G do wejscia wzmacniacza odwracajacego 60 i petli 70 regulacji fazy. Wyjscie Q przerzutnika D 58 jest równiez dolaczone przez wzmac¬ niacz buforowy 59 do przewodu H. Na wyjsciu wzmac¬ niacza odwracajacego 60 wystepuje sygnal o przebiegu 257 odwróconym wzgledem przebiegu 257 i jest do¬ prowadzony przewodem G do wejscia detektora fazy 62 i do petli 70 regulacji fazy.Detektor fazy 62 porównuje sygnal o przebiegu 257 z sygnalami synchronizacji linii o przebiegu 251 i wy¬ twarza sygnal sterujacy, który jest dostarczany do filtru 6 64 petli i doprowadzany do wejscia sterowania genera¬ tora 32. Petla 30 synchronizacji fazowej steruje sygna¬ lami binarnymi lub dwupoziomymi o przebiegu 257, wystepujacymi na przewodzie G i G w celu utrzymania 5 przejscia sygnalów o przebiegu 257 w synchronizm ze srednim, impulsowym sygnalem synchronizujacym, wytwarzanym przez separator 18.Jak wzmiankowano, moze wystepowac pewne zalezne od obciazenia opóznienie pomiedzy impulsem sterujacym 10 odchylaniem linii a uzyskiwanym impulsem synchroni¬ zacji linii. To opóznienie moze wynosic az 15 mikrose¬ kund, reprezentujac w przyblizeniu 90° okresu odchy¬ lania linii.Petla 70 sterowania fazowego zawiera sterowany 15 uklad przesuwajacy faze, lub uklad opózniajacy 72, do którego sa dostarczane Sygnaly wytwarzane przez pe¬ tle 30.Opóznienie ukladu opózniajacego 72 jest sterowane przez sygnal wyjsciowy detektora fazy 02, który jest 20 zasilany impulsami napiecia powrotu linii i wytwarza prad o pierwszej i drugiej polaryzacji, gdy dwupozio¬ mowe sygnaly o przebiegu 257, wytwarzane przez petle 30, sa odpowiednio w pierwszym i drugim stanie.Prady wytwarzane przez detektor fazy 92 sa filtrowane 25 i dostarczane do ukladu opózniajacego 72 w celu utrzy¬ mania synchronizmu pomiedzy impulsami napiecia powrotu i przejsciem sygnalu dwupoziomowego.Petla 70 sterowania fazowego zawiera uklad ksztal- towania 122 impulsów napiecia powrotu, uklad stero¬ wania 150 czasem trwania odchylania i uklad logiczny 200. Uklad logiczny 200 wytwarza sygnaly sterujace dla ukladu opózniajacego 72 i przetwarza sygnaly w celu zapewnienia impulsowego sygnalu wejsciowego nawet wówczas, gdy uklad opózniajacy 72 pracuje w punkcie o wartosci skrajnej jego zakresu: Uklad logiczny 200 zawiera uklad odwracajacy 202, którego wejscie jest do¬ laczone do przewodu H i wyjscie jest dolaczone do dalszego ukladu odwracajacego 204. Wyjscie 42b wzmac- niacza odwracajacego 42 jest dolaczone do wyjscia 204a ukladu odwracajacego 204 i calkowity sygnal wyjsciowy, przedstawiony przez przebieg 259 na fig. 2i, jest dopro¬ wadzany przewodem I do wejscia ukladu odwracajacego 194.Podobnie wyjscie 44b wzmacniacza odwracajacego 45 44 jest dolaczone do wyjscia 204b ukladu odwracajacego 204 i sygnal przedstawiony przez przebieg 260 na fig. 2j jest doprowadzony przewodem J do wejscia ukladu od¬ wracajacego 196. Sygnaly 259 i 260 wystepuja w ustalo¬ nym zwiazku czasowym z sygnalami o przebiegu 257.Wyjscie 196a ukladu odwracajacego 196 jest dolaczone do wejscia przerzutnika 178 zawierajacego uklady od¬ wracajace 160 i 182. Wyjscie ukladu odwracajacego 180 jest dolaczone do wejscia ukladu odwracajacego 182 i wyjscie 182a ukladu odwracajacego 182 jest dolaczone do wejscia ukladu odwracajacego 180. Wyjscie 194a ukladu odwracajacego 194 jest dolaczone do wejscia ukladu odwracajacego 182. Sygnal wyjsciowy przerzut¬ nika 178 wystepuje na przewodzie K, który jest dola- 00 czony do wyjscia 182b ukladu odwracajacego 182.Wyjscie 196b ukladu odwracajacego 196 jest dolaczone do wejscia ukladu odwracajacego 186, który jest dola¬ czony do ukladu odwracajacego 188 w celu utworzenia przerzutnika 184. Zapewnia to uzyskanie sygnalu wyj- 65 sciowego z przerzutnika 184.Sygnal p*2e^stawJóriy jaka pfzeblfcg 2tó na fig. Zm jest WytWafl&ny fia wyjsciu 1Mb ukladu odwracajacego tM i jelit dbprbWadzany pfZeWbdgm M do wejStia ukladu Ww?fifciWteJ3 1TO; WejSefc ukladu odwracajacego 19S Jest jfdwMez ddlaezone dó lktfetttfa tranzystora npft 91 na Wyjieiu ukladu of6eniajace^O 72. Sygnal przedsta¬ wiony przez przebieg *i8 ha fig. 2n jest wytwarzany przez uklkd odwracajaiey 198 i jest doprowadzany plz*Wodenr N do Wejscia ukladu odwracajacego 190, MtOrUfeO Wtftm fest dolaczone do wejscia ukladu ódWr*- cttftfege IM preerzuthika 184; Wyjscie 196a ukladu odwracajacego IM jest równiez dolaczone do wejscia ukladu odwracajacego 190.Sygnal wyjsciowy przerzutnika 1?8 jest doprowadzony przewodem tt do bazy tranzystora npn 74. baza tranzys¬ tora "74 odbiera równiez sygnal polaryzacji z zacisku zasilania B + przez rezystor 75. Obwód kolektor-emi- ter tranzystora ?4 jest dolaczony przewodem L do kondensatora 78 w celu jego okresowego rozladowy¬ wania. Kondensator 78 odbiera prad ladowania z zacisku zasilania B + przez rezystor 80. Napiecie piloksztaltne na kondensatorze 78 jest doprowadzane do bazy tranzys¬ tora pnp 86 komparatora 82. Komparator 82 zawiera tranzystor pnp 84, którego emiter jest dolaczony do emitera tranzystora 86 i poprzez rezystor $8 do zacisku zasilania 1$ +. Kolektor tranzystora 86 jest dolaczony do masy. Kolektor tranzystora 84 jest dolaczony do bazy tranzystora 91 i do masy poprzez rezystor 90. Zlacze baza-emitet tranzystora 91 jest dolaczone do rezystora IW 2 celu doprowadzania opóznionego sygnalu dó wej¬ scia ukladu Odwadniajacego 192.Wyjscie przerzutnika 184 jest dolaczone przewodem O do wejscia C przerzutnika 174 ukladu sterowania 150 czasem trwania odchylania. Wyjscie Q przerzutnika 174 jest dolaczone do wejscia ukladu odwracajacego 176, którego wyjscie 176a jest dolaczone do wejscia przygoto¬ wujacego D przerzutnika 174 i którego wyjscie 176b jest dolaczone przewodem P do bazy przelaczajacego tranzystora npn 156. Wyjscia 176* i 176b wytwarzaja sygnaly zsynchronizowane fazowo z sygnalem na Wyjs¬ ciu Q przerzutnika 174. Baza tranzystora 156 odbiera prad polaryzacji z zaciskiem zasilania B+ przez rezys¬ tor 158 i jego obwód koiektor-emiter jest dolaczony przewodem Q do kondensatora 152.Kondensator 152 jestladowany zaciskiem zasilania B + przez rezystor 154. Sygnal piloksztaltny na Wyjsciu kbnderisatóra 1&2 jest doprowadzany do bazy tranzys¬ tora pnp 1&& komparatora 160. Emiter tranzystora pnp ltiZ jest dolaczony do emitera tranzystora 1*8 i do za¬ cisku zasilania B + ptzcz rezystor 1*6. Kolektor tran¬ zystora 1*2 jWT dólat20ny do masy i baza jego dolaczona jest do suWata potencjometru 16* wfc^zónegd po¬ miedzy zaclsk zasilania *+ i maslr ffla regulacji czasu trwania odchylania. Syfehal wyjsciowy jest kletdWahy z komparatora l6ft do rezyfctbra Ifd W^czSne^b po¬ miedzy kolektor tranzystora i*S l mase. Rez^std^f ilfr fest dolaczony do zlacza baza-cmite* tranzystora nph ItS, którego kolektor fest dolaczony do Wejscia przerzutnika ItL WflScle Q przerzutnika 1*4 jest dolaczone do wejstia wzmacniacza odwracajacego 144 przez wzmac¬ niacz bufotoiwy 146. Wiscie wzmacniacza bctwraca^- cefcd f«ftst douczone dó wejscia ukladu 146 odchylania linii poprzez przewód S. 3 959 9 Impulsy napiecia poWfótu wytwarzane przez uklad 140 odchylania linii W odpowiedzi na sterowanie odchy¬ laniem za pomoca przewodu S, sa doprowadzane prze¬ wodem T do ukladu ksztaltowania 122 impulsów. 5 Uklad ksztaltowania 1Z2 zawiera dzielnik napieciowy 123 skladajacy sie z rezystora 134 i 126. Zlacze baza-emiter tranzystora npn 129 jest dolaczone do rezystora 126. Ko¬ lektor tranzystora 128 jest dolaczony do zacisku zasi¬ lania B -|- przez rezystor obciazajacy 136 i jest równiez i° dolaczony do bazy tranzystora npn 132, którego emiter jest dolaczony dó masy. Kolektor tranzystora 1)2 jest dolaczony do zacisku zasilania B -f przez rezystor obcia¬ zajacy 134. Kolektor tranzystora 132 jest dolaczony do anody diody 136, której katoda jest dolaczona do masy. 15 Zlacze baza-emiter tranzystor* npn 88, reprezentujace Wejscie detektora fazy 92, jest dolaczone dó diody 136.Kolektor ttanzystora 99 jest dolaczony do emiterów tranzystorów 94 i 96 dla dostarczania dó nich pradu.Dzielnik napieciowy 100 zawierajacy rezystory 102 i 104,. 2° Jest wlaczony pomiedzy Zacisk zasilania B + i mase^ Bazy tranzystorów 94 i 96 sa dolaczone do zaczepu dzielnika napieciowego 100 odpowiednio przez rezystory 106 i 108 dla odbioru W nich napiecia polaryzacji* Ko¬ lektor tranzystora 94 jest dolaczony do kolektora tranzy3- 25 tora 96 przez uklad 109 symetryczny pradowo.Uklad 109 zawiera tranzystor pnp 110, któreso baza jer.t dolaczona do kolektora tranzystora 94 i do kolektora tranzystora pnp 112. Emiter tranzystora 110 jest dola¬ czony do bazy tranzystora 112 i dolaczony do zacisku 30 zasilania B+ przez szeregowe polaczenia rezystora 116 i diody 118. Emiter tranzystora 112 jest dolaczony do zacisku zasilania B+ poprzez rezystor 114. Kolektor tranzystora 110 jest dolaczony do kolektora tranzystora 96 w celu utworzenia zacisku wyjsciowego detektora fazy sS 92. Wyjscie detektora fazy 92 jest dolaczone do bazy tranzystora 94 poprzez przewód u. Kondensator 120 filtru jest wlaczony pomiedzy przewód u i mase dla filtrowania pradów wytwarzanych przez detektor fazy 92 w celu wytworzenia sygnalu regulacji fazy, przez 40 który jest sterowany uklad opózniajacy 72 w celu stero¬ wania odchyleniam w taki sposób, aby utrzymac impulsy napiecia powrotu linii w synchronizmie z dwupoziomo¬ wymi sygnalami o przebiegiu 257 na przewodach G- 15 *<*• Szczególowe dzialanie ukladu i fig. 1 moze byc naj¬ lepiej wyjasnione w polaczeniu z przebiegami z fig. 2.Przebiegi przedstawione na fi&. 2a—2t przedstawiaja przebiegi napiec na przewodach z fig. 1, okreslonych ^ przez odpowiednie litery.Ogólnie mówiac, petla 30 synchronizacji fazowej wy¬ twarza przebiegi 259 i 260 sygnalów we wlasciwym zwiazku czasowym z przebiegami 257 i 257 sygnalów.Uklad logiczny 200 dostarcza sygnaly o przebiegach 55 259 i 269 do ukladu opózniajacego 72 dla wytwarzania przebiegu 265 sygnalu* który jest dostarczany do ukladu sterowanie 150 czafcem trwanieodchylania.IMmd sterowania 150 wytwarza impuls sterujacy o atalytt czesi* trwania 41a aeecerezania go do ukladu Nft 140 odchylanie linii. Uklad 160 odchylania linii wytwa¬ rza impuls powrotu, który jest ksztaltowany i nastepnie porównywany z sygnalami o przebiegu 257 w detek¬ torze fazy 92. jakakolwiek niezgodnosc fazy powoduje wytworzenie lygnalu bledu, który steruje ukladem opó- tt znfajacym Y2 w celu zmniejszeniatejniezgodnosci.123 »S» Podczas pracy generator 92 wytwarza przebieg £51 impulsów 6 czestotliwosci 503 kHz i szereg petli 80 synchronizacji fazowej wytwarza kolejne przebiegi 253-~257 sygnalów. Detektor fazy 93 jest czuly na sy¬ gnal o przebiegu 257 i reguluje generator 32 W znany sposób w celu Utrzymania ujemnego przejscia sygnalu o przebiegu 25? zgodnie z czasem TO w srodku impulsu synchronizacji linii dla przebiegu 231. Napiecie prze^ wodu M jest obnizane do bardziej ujemnej wartosci odpowiadajacej wartosci logicznej „O" przez sygnaly wyjsciowe wzmacniaczy odwracajacych 88* 48 i 54 lub przez wzmacniacz buforowy 5$. Jezeli nie jest ono obnizane, pozostaje duze (o wartosci logicznej *!")• W wyniku tego przewód szynowy H bedzie mial ujemne napiecie podczas tych okresów czasu, w których sygnaly 0 przebiegach 258 lub 257 sa ujemne i równiez, gdy sygnaly o przebiegach 255 lub 256 sa dodatnie. W zwia¬ zku z tym sygnal o przebiegu 258 pozostaje ujemny w okresach czasu TO—T5, T7—T8 i T9—T10. Sygnal o przebiegu 239 w przewodzie I bedzie ujemny, gdy sygnal o przebiegu 258 w przewodzie K jest ujemny i równiez, gdy sygnal o przebiegu 254 w przewodzie D jest dodatni. W zwiazku z tym sygnal o przebiegu 259 W przewodzieI jest dodatni jedynie w okresie czasu T5— T7» W ten sam sposób sygnal o przebiegu 290 w przewo¬ dzie J jest ujemny, gdy sygnaly o przebiegach 254 lub 258 sa ujemne, co umozliwia, ze sygnal o przebiegu 299 jest dodatni tylko w okresie czasu T8—T9. W czasie T5 poprzedzajacym wymieniony okres czasu, przerzutnik 178 jest w stanie takim, ze sygnal o przebiegu 261 w przewodzie K ma mala wartosc. W czasie T5 sygnal o przebiegu 259 w przewodzie I zwieksza war¬ tosc i sygnal wejsciowy ukladu odwracajacego 180 zmniejsza sie, powodujac, ze przerzutnik 178 zmieni stan i wytwarza sygnal o wartosci logicznej „1" w prze¬ wodzie K. Zmieniony stan jest utrzymywany do pózniej¬ szego czasu T8, w którym sygnal o przebiegu 290 W przewodzie J staje sie dodatni, przestawiajac prze¬ rzutnik 178. W zwiazku z tym w przewodzie K w okresie czasu T5—T8 jest wytwarzany impuls, który wystepuje W ustalonym zwiazku czasowym wzgledem czasu TO, Wzgledem którego jest zsynchronizowana petla 39 synchronizacji fazowej.Impuls sygnalu o przebiegu 291 wywoluje przewodze¬ nie tranzystora ?4 i rozladowanie kondensatora 78 w okresie czasu T5—T8, w celu wytwarzania napiecia piloksztaltnego. W czasie T8 tranzystor 74 przestaje przewodzic i napiecie piloksztaHne przedstawione przez przebieg 292 na fig., zaczyna wystepowac na przewo¬ dzie L. W okresie czasu wystepujacym bezposrednio po czasie T8, tranzystor 88 komparatora 82 przewodzi i tranzystor 84 nie przewodzi. W wyniku tego tranzys¬ tor 91 nie przewodzi.Napicie o ^Nieksztaltnym przebiegu 252 wzrasta az do przestawienia przez nastepny impuls przebiegu 291. W pewnym czasie* takim jak czas T4, napiecie o pilokaztatatyg* przebiegu 292 bedzie równe napieciu wyjsciowemu detektora fazy 92 i komparator 82 zostanie przetoczony* wprowadzajac tranzystor 91 w stan prze¬ wodzenia i zttinifefs&ajjtc napiecie aa przewodzie M, jak przedstawiono aa £$• 2a. Uklad odwracajacy 192 od¬ wraca sygnal o przebiegu 299 w celu utworzenia sygnalu przedstawionego przez przebieg 294 na fig. 2a, w prze¬ wodzie N, który z kolei powoduje przelaczenie prze¬ rzutnik a 184 i rozpoczecie W przewodzietUjeitoitfgorfrn- 16 pulsu przedstawionego na przebiegu 299 na fig. 2c.Czas T4 okresla czas rozpoczecia impulsu sterujacego dostarczanego do ukladu 140 odchylania linii.Bezposrednio przed czasem T4 przerzutnik 174 ukladu 5 sterowania 150 czasem trwania odchylania znajduje sie w stanie nastawionym, w którym na wyjsciu Q jest sygnal o malej wartosci, a na wejsciu 0 — sygnal b duzej Wartosci. W czasie T4 ujemne przejscie sygnalu o prze- 1Q biegu 285, dostarczanego do wejscia synchronizacji powoduje przestawienie przerzutnika 174. Wartosc sygnalu na wyjsciu Q zmniejsza sie i w zwiazku z tym uklad odwracajacy 144 wytwarza dodatni impuls ateru- jacy w przewodzie 6, jak przedstawiono przez przebieg 15 299 sygnalu na fig. 2s. W tym samym czasie sygnal na wyjsciu Q osiaga wartosc logiczna „1" co powoduje, ze sygnal wyjsciowy ukladu odwracajacego 179 w prze¬ wodzie F zmniejsza sie do wartosci logicznej „0", jak przedstawiono przez przebieg 299 napiecia na fig. 2p, ao Wówczas gdy w przewodzie P wystepuje sygnal o war¬ tosci logicznej „0", ze zlacza baza-emiter tranzystora 159 jest usuwane napiecie i kondensator 152 zaczyna ladowac sie, tworzac na przewodzie Q napiecie o pilo- kaztaltnym przebiegu 297 na fig. 2a. Napiecie o pilo- 15 ksztaltnym przebiegu 297 wzrasta do czasu takiego jak czas T10, w którym napiecie ptfeksztahne jesi równe napieciu odniesienia, dostarczanemu do bazy tranzys¬ tora 192. W czasie T10 komparator 190 przelacza tran¬ zystor 172 w stan nieprzewodzenia, napiecie na prze- jo wodzie R wzrasta w celu utworzenia impulsu, jak przed¬ stawiono przez przebieg 298 z fig. 2r. Sygnal o wartosci logicznej,,!", w przewodzie R przestawia przerzutnik 174, skutkiem czego tranzystor 159 przewodzi i konden¬ sator 152 rozladowuje sie, przygotowujac sie do nastep- 15 nego cyklu pracy. Przestawienie przerzutnika 174 w czasie T10 powoduje zakonczenie impulsu prze¬ biegu 299 sterowania odchylaniem, dostarczonego do ukladu 140 odchylania. W pózniejszym czasie jest. wy¬ twarzany przez uklad 140 odchylania impuls napiecia 4« powrotu przedstawiony na przebiegu 270 na fig. 2t. Jak przedstawiono, impuls napiecia powrotu przebiegu 270 jew opózniony o okolo 7 okresów impulsów o czesto¬ tliwosci 503 kHz lub okolo 14 usek.Pozostala czesc petli jest objasniona w polaczeniu 45 z fig. 3, która przedstawia przebiegi sygnalów w poblizu czasu TO wakali czasu róznej od skali z fig. 2.Przebieg 270 napiecia powrotu Unii, wytwarzanego przez uklad 149 odchylania w przewodzie T, jest przed¬ stawiony na fig. 3a w okresie czasu Tl2—T2. Impuls na¬ ft piecia powrotu przebiegu 270 rozpoczyna sie w czasie T12 w odpowiedzi na zakonczenie impulsu sterujacego przebiegu 299 w czasie T10.Fig. 3b i 3c przedstawiajaprzebiegi257 i 257 sygnalów, któreaa dostarczane do detektora fazy 9B przewodami G ** i O. Impuls przebiegu 270 fest wzmacniany i obcinany prtez uklad lazlatowania 122 impolsów i uzyskany impuls na kolektorze tranzystora 122 jest przedstawiony jako im£ttU VC 132 na fig. 3d. Czolo impulsu YC132 pojawia %i$ w W TrMnz^ator 99 reaguje na Impuls YC122 pradem kólek- ton zwiaztoetym z ampikuda impulsu. J«zeli isa&kwU impufeu fett stala* tranzywar *9 wytwarza pradowy ittpulSl€9Stalel&oT%ogtai3e|;am pczedsta- witttto na fig. 3e. fen p*ad totteora jest osiagimy dla uanzyworow gl % ^w.123 11 Tranzystor 94 albo tranzystor 96 bedzie przewodzic prad uzyskiwany z tranzystora 98, zaleznie od dostar¬ czanego napiecia bazy. Jak przedstawiono na fig. 3, w okresie czasu poprzedzajacym czas TO, napiecie o przebiegu "257 dostarczane do bazy tranzystora 94 jest 5 bardziej dodatnie niz napiecie o przebiegu 257 dos¬ tarczane do bazy tranzystora 96. W wyniku tego tran¬ zystor 94 przewodzi do czasu rozpoczecia przewodzenia przez tranzystor 96, jak przedstawiono przez impulsy pradowe IC94 i IC96 na fig. 3f i 3g w okresie czasu 10 T13—TO. Przewodzenie tranzystora 94 wywoluje jednakowe przewodzenie tranzystora 110 ukladu syme¬ trycznego 109 pradowo.Przeplyw pradu w tranzystorze 110 powoduje lado¬ wanie kondensatora 120 pradem przedstawionym jako 15 dodatni prad 1120 z fig. 3h. Jak wiadomo, staly prad ladowania plynacy w kondensatorze 120. W okresie czasu T13—TO wywoluje wzrastajace, dodatnie na¬ piecie piloksztaltne VC120 przedstawione na fig. 31.W czasie TO napiecie o przebiegu 257 staje sie bardziej 20 dodatnie niz napiecie o przebiegu 257 i tranzystor 96 przewodzi do czasu rozpoczecia przewodzenia przez tranzystor 94, jak przedstawiono przez impulsy pradowe IC94 i IC96 kolektorów.Przewodzenie tranzystora 96 powoduje przeplyw pradu w kondensatorze 120 co powoduje rozladowanie kon¬ densatora, jak przedstawiono to przez ujemny prad 1120 na fig. 3b. Prad rozladowania w tranzystorze 96 jest równy poprzedniemu pradowi ladowania.Staly prad rozladowania, plynacy w kondensatorze 120 w okresie czasu TO—Tl, wywoluje napiecie pilo¬ ksztaltne YC120 przedstawione na fig. 31, które maleje z taka sama szybkoscia, z jaka byl on uprzednio ladowany przez tranzystory 94, 110 i 112. Podczas okresu czasu TÓ—Tl napiecie na kondensatorze 129 maleje z po¬ wrotem do tego samego napiecia, jakie wystepowalo na nim przed czasem T13. W zwiazku z tym, w przypadku okresu czasu T12—T2 impulsu powrotu, wystepujacego wokól czasu, w którym ma miejsce przejscie sygnalów o przebiegu 257, kondensator 120 ani nie laduje sie ani nie rozladowuje sie oraz napiecie odniesienia dos¬ tarczane do komparatora 82 ukladu opózniajacego 72 pozostaje niezmienione.W przypadku zwiekszonego obciazenia ukladu 140 odchylania, impuls napiecia powrotu moze byc dalej opózniony do okresu czasu, takiego jak okres czasu T14—T3, co przedstawiono na przebiegu 302 sygnalu oznaczonym przerywana linia na fig. 3a. W tych warun¬ kach prad kolektora plynie w tranzystorze 98 podczas za¬ sadniczo calego okresu czasu T14—T3, jak przedsta¬ wiono na przebiegu 304 sygnalu, oznaczonym przery¬ wana linia na fig. 3e. Prad bedzie plynal w tranzystorach 94 i 110 przez okres czasu T14—TO i w tranzystorze 96 podczas znacznie dluzszego okresu czasu TO—T3.W zwiazku z tym okres czasu, podczas którego konden¬ sator 120 rozladowuje sie;, bedzie znacznie przekraczal okres czasu, w którym sie on laduje.Jak przedstawiono na przebiegu 310 sygnalu, ozna¬ czonym przerywana linia na fig. 31. niezgodnosc po¬ miedzy czasami ladowania i rozladowania powoduje po¬ zostanie bardziej ujemnego napiecia na przewodzie 120 po okresie czasu porównania. To bardziej ujemne na¬ piecie, przy dostarczaniu do komparatora 82 jako napie¬ cie odniesienia, bedzie powodowac, ze czas T4 wystapi wczesniej podczas powtarzajacego sie cyklu, skutkiem 12 czego impuls sterujacy o przebiegu 269 rozpocznie sie wczesniej i nastapi kompensacja wzrostu opóznienia TIO^TO pomiedzy zakonczeniem impulsu sterujacego i wymaganym srodkiem czasu trwania impulsu napiecia powrotu.Opisany wynalazek zapewnia regulacje fazy i czestotli¬ wosci ukladu odchylania linii w celu utrzymania impul¬ sów powrotu w synchronizmie ze srednim czasem sygna¬ lów synchronizujacych i utrzymuje synchronizm bez wzgledu na zmiany czasu trwania impulsów powrotu wraz ze zmianami obciazenia ukladu odchylania linii.Ze wzgledu na zastosowanie mniejszej ilosci czesci, urzadzenie jest bardziej niezawodne niz znane dotych¬ czas.Poniewaz polaczenia ukladu logicznego 200 takie jak opisano znajduja zastosowanie w przypadku szybkich ukladów, logicznych, fachowcy rozumieja, ze wymagane sa modyfikacje w przypadku ukladów logicznych o sred¬ niej predkosci takich jak scalone wtryskowe uklady logiczne. W szczególnosci przewody I oraz J powinny byc dolaczone odpowiednio do wejsc ukladów odwraca¬ jacych 196 i 194 w celu kompensacji przesuniecia fazy ukladów PL.Zamiast ukladu opózniajacego 72, ukladu logicznego 200 i ukladu sterowania 150 szerokoscia impulsów moze byc zastosowany sterowany generator, skutkiem czego sa wytwarzane impulsy sterujace ukladem odchylania linii takie, jak z fig. 2s i eliminujace przebiegi sygnalów z fig. 2h—2r.Zastrzezenia patentowe 1. Uklad synchronizacji linii z podwójna petla regu¬ lacji fazy dla telewizyjnego urzadzenia odtwarzajacego, zawierajacy zródlo sygnalów synchronizacji linii i uklad odchylania linii dolaczony do ukladu sterujacego dla wytwarzania pradu [odchylania i impulsów napiecia powrotu, przy czym do ukladu odchylania linii jest dolaczone obciazenie, znamienny tym, ze zawiera petle (30) synchronizacji fazowej, której wejscie jest dolaczone do zródla sygnalów synchronizacji linii, a na wyjsciu wystepuje dwupoziomowy sygnal (257) oraz petle (70) regulacji fazy dolaczona do wyjscia petli (30) synchronizacji fazowej, przy czym petla (70) regulacji fazy zawiera detektor fazy (92), którego pierwsze wejscie jest dolaczone do wyjscia petli (30) regulacji fazy i dru¬ gie wejscie jest dolaczone do ukladu (140) odchylania linii, filtr (120) petli dolaczony do wyjscia detektora fazy (92) oraz uklad (72) o sterowanej fazie, zawierajacy wejscie sterowania w postaci bazy tranzystora (84), do¬ laczone do filtru (120) petli. 2. Uklad wedlug zastrz. 1, znamienny tym, ze detektor fazy (92) zawiera pierwszy tranzystor (94) i drugi tranzystor (93) z polaczonymi emiterami, których bazy tworza pierwsze wejscie detektora fazy (92) oraz trzeci tranzystor (98), którego baza tworzy drugie wej¬ scie detektora fazy (92) i którego obwód przewodzenia kolektor-emiter jest dolaczony do emiterów pierwszego tranzystora (94) i drugiego tranzystora (96) i do punktu o potencjale odniesienia oraz uklad (109) laczacy kolek¬ tory pierwszego tranzystora (94) i drugiego tranzystora (96) z zaciskiem zasilania (B + ). 3. Uklad wedlug zastrz. 2, znamienny tym, ze uklad (109) laczacy kolektory pierwszego tranzystora123 959 13 (94) i drugiego tranzystora (96) z zaciskiem zasilania (B +) zawiera uklad symetryczny pradowo. 4. Uklad wedlug zastrz. 3, znamienny tym, ze uklad (109) symetryczny pradowo zawiera czwarty tranzystor (110), którego baza jest dolaczona do kolek¬ tora pierwszego tranzystora (94) i kolektor jest dolaczo¬ ny do kolektora drugiego tranzystora (96) dla utworzenia zacisku wyjsciowego detektora fazy (92), piaty tranzys¬ tor (112), którego kolektor jest dolaczony do kolektora pierwszego tranzystora (94) i baza jest dolaczona do emitera czwartego tranzystora (110) oraz rezystor (114), rezystor (116) i diode (118) polaczone z jednej strony z zaciskiem zasilania (B +), a z drugiej strony z emiterem czwartego tranzystora (110) i z emiterem piatego tranzystora (112). 5. Uklad wedlug zastrz. 1 albo 2 albo 3 albo 4, zna¬ mienny tym, ze filtr petli zawiera kondensator (120). 10 15 14 6. Uklad wedlug zastrz. 5, znamienny tym, ze uklad o sterowanej fazie zawiera sterowany uklad opózniajacy (72). 7. Uklad wedlug zastrz. 6, znamienny tym, ze sterowany uklad opózniajacy (72) zawiera kondensator (78), na którego wyjsciu wystepuja sygnaly piloksztaltne i który jest dolaczony do petli (30) synchronizacji fa¬ zowej oraz komparator (82) jest dolaczony do kondensa¬ tora (78) detektora fazy (92) oraz do ukladu (140) odchylania linii. 8. Uklad wedlug zastrz. 6 albo 7, znamienny tym, ze zawiera drugi uklad opózniajacy (150), którego wej¬ scie jest dolaczone do wyjscia komparatora (82) i wyjscie jest dolaczone do ukladu (140) odchylania linii.Ul53l .,. il66 1 Tf56 S. 0 I—^'r^ ,0&WAr4 Jl52 168 I60f fi'70 ffi 14.6-% !44123 959 J^rrx. 503 4 "»i 11 n i I | I i; U |VCI324 IC98 7 ' . i i £] tj * IC94, llO^lf i 'k304 TI2II i i TI3TI4 TO T2T3 Fig. 3 LDD Z-d 2, z. 491/1400/84/5, n. 85+20 egz.Cena 100 zl PL PL PL PL PL PL PL PL PL PL