Przedmiotem wynalazkujest uklad polaczenjednostek sterowanych programowo w sieci typu gwiazdzistego, która jest utworzona tylko przez szyny zbiorcze danych.W znanych ukladach polaczen do tworzenia polaczenjednostek sterowanych programowo sa wykorzystywane równolegle szyny zbiorcze adresów i danych, wzglednie szeregowe szyny zbiorcze, do których sa dolaczone równolegle wszystkie jednostki sterowane programowo danej sieci. Wada tych rozwiazan polega na duzym obciazeniu roboczym szyn zbiorczych, które umozliwiaja doko¬ nanie w tym samym czasie polaczenie co najwyzej dwóch jednostek sterowanych programowo, co moze prowadzic do przeciazenia szyny zbiorczej. Przy wiekszej liczbie jednostek sterowanych programowo moze przez to dojsc do niedopuszczalnego oczekiwania na zwolnienie szyny zbior¬ czej. Kazda jednostka sterowana programowo musi poza tym byc wyposazona w urzadzenie do rozpoznawania swego adersu.Wedlugwynalazku wejsciowe szyny zbiorcze danych sa dolaczone poprzez wejsciowe obwody wyrównawcze do wejsciowego multipleksera. Ten multiplekser jest dolaczony do pierwszego wejscia komutatorai zespolu sterujacego, którego pierwsze wyjsciejest dolaczone do wejsc steruja¬ cych wejsciowych obwodów wyrówanwczych. Drugie wyjscie jest dolaczone do wejsc sterujacych wyjsciowych obwodów wyrównawczych, a trzecie wyjscie do wejscia sterujacego komutatora.Wyjscie komutatora jest dolaczone do sterujacego multipleksera, do którego sa dolaczone wyjs¬ ciowe szyny zbiorcze danych poprzez wyjsciowe obwody wyrówawcze.Uklad polaczen jednostek sterowanych programowo wedlug wynalazku umozliwia zestawie¬ nie gwiazdzistej sieci jednostek sterowanych programowo. Jednoczesnie moze miec miejsce liczba N/2 polaczen dla liczby N jednostek sterowanych programowo, dzieki czemu w ruchu moga byc jednoczesnie wszystkie jednostki sieci sterowane programowo. Unika sie tu zbiorczej szyny adre¬ sowej. Urzadzenie do rozpoznawania adresu jest zcentralizowane w ukladzie polaczen.Przedmiot wynalazku jest uwidoczniony w przykladzie wykonania na rysunku, który przed¬ stawia schemat blokowy ukladu polaczen jednostek sterowanych programowo.Sterowane programowojednostki Al — Aa sa dolaczone za posrednictwem równoleglych lub szeregowych szyn zbiorczych al — aa danych poprzez wejsciowe obwody wyrównawcze 11 — li do wejsciowego multipleksera 2. Pierwsze wejscie komutatora 4 i zespól sterujacy 3 sa dolaczone do wejsciowego multipleksera 2. Pierwsze wyjscie zespolu sterujacego 3 jest dolaczone do wejsc2 142 097 sterujacych wejsciowych obwodów wyrównawczych 11 — Id. Drugie wyjscie zespolu sterujacego 3 jest dolaczone do wejsc sterujacych wyjsciowych obwodów wyrównawczych 61 — 6n. Trzecie wyjscie zespolu sterujacego 3 jest dolaczone do wejscia sterujacego komutatora 4, którego wyjscie jest dolaczone do sterujacego multipleksera 5. Wyjsciowe szyny zbiorcze bl — bn danych, do których sa dolaczone sterowane programowo jednostki Bl — Bn, sa dolaczone poprzez wyjsciowe obwody wyrówawcze 61 — 6n do sterujacego multipleksera 5. Wyjsciowe szyny zbiorcze Bl — Bn danych moga byc polaczone zarówno równolegle jak i szeregowo. Obwody wyrównawcze 11 — In, 61 — 6n sa utworzone przez pamieci wyrównawcze dla równoleglych szyn zbiorczych i przez przetworniki szeregowo-równolegle dla szeregowych szyn zbiorczych danych. Zawartosci wejs¬ ciowych obwodów wyrównawczych 11 — In sa doprowadzane cyklicznie do wejsciowego multip¬ leksera 2 zgodnie z rozkazami zespolu sterujacego 3. Po dokonaniu komutacji sygnaljest doprowa¬ dzany z komutatora 4 do sterujacego multipleksera 5, z którego informacje sa wprowadzane do wyjsciowych obwodów wyrównawczych 61 — 6n zgodnie z rozkazami zespolu sterujacego 3.Jednostka sterowana programowo, np. A2, doprowadza do szyny zbiorczej danych grupe spoczynkowa, az do chwili zazadania polaczenia z inna jednostka sterowana programowo, np. B5, w wyniku tego, ze do wejscia szyny zbiorczej a2 danych doprowadzony zostaje adres sterowanej programowojednostki B5. Zespól sterujacy 3 rozpoznaje, ze w multiplekserze 2 w czasie przynale¬ znym wywolujacej, sterowanej programowo jednostki A2 zaszla zmiana wzgledem stanu spoczyn¬ kowego. Informacje o adresie wywolywanej, sterowanej programowo jednostki B2 wraz z danymi o czasowym polozeniu wywolujacej, sterowanej programowo jednostki A2 w wejsciowym multiple¬ kserze 2 tworza zbiór danych, z których wychodzi zespól sterujacy 3 przy zestawieniu instrukcji dla komutatora 4 i wyjsciowego obwodu wyrównawczego 65. Przy przerywaniu polaczenia przebieg dzialan jest podobny.Uklad polaczenjednostek sterowanych programowo wedlug wynalazku jest przeznaczony dla elektronicznego systemu laczacego o malych i srednich pojemnosciach. Ponadto moze byc wyko¬ rzystany w róznych systemach sterowanych programowo o rozdzielonym sterowaniu lub syste¬ mach wieloprocesorowych ora7 systemach wielokrotnych i sieciach obliczeniowych.Zastrzezenie patentowe 1. Uklad polaczen jednostek sterowanych programowo, które sa dolaczone do równoleglych lub szeregowych szyn zbiorczych danych, znamienny tym, ze wejsciowe szyny zbiorcze (al — an) danych sa dolaczone poprzez wejsciowe obwody wyrównawcze (11 — In) do wejsciowego multip¬ leksera (2), który jest dolaczony do pierwszego wejscia komutatora (4) i zespolu sterujacego (3), którego pierwsze wyjscie jest dolaczone do wejsc sterujacych wejsciowych obwodów wyrówna¬ wczych (11 — In), przy czym drugie wyjscie jest dolaczone do wejsc sterujacych wyjsciowych obwodów wyrównawczych (61 — 6n), a trzecie wyjscie do wejscia sterujacego komutatora (4), którego wyjscie jest dolaczone do sterujacego multipleksera (5), do którego sa dolaczone wyjsciowe szyny zbiorcze (bl — bn) danych poprzez wyjsciowe obwody wyrównawcze (61 — 6n).142097 Al al ^^* 11 i # I^b- I I ! PLThe subject of the invention is a system of software-controlled units in a star-type network, which is formed only by data busbars. Known connection systems use parallel address and data busbars, or serial busbars to which all units are connected in parallel. program-controlled for a given network. The disadvantage of these solutions is the high operating load of the busbars, which allow at most two software-controlled units to be connected at the same time, which can lead to an overload of the busbar. With a greater number of software-controlled units, an unacceptable waiting for the release of the bus can therefore occur. Each software control unit must furthermore be equipped with a device for recognizing its address. According to the invention, the input data buses are connected via the input equalizer to the input multiplexer. This multiplexer is connected to a first input of a commutator and a control unit whose first output is connected to the control inputs of the equalizing input circuits. The second output is connected to the control inputs of the output equalizer circuits, and the third output to the control input of the commutator. The commutator output is connected to the control multiplexer, to which the output data buses are connected through the output equalizing circuits. the assembly of a star network of software controlled units. A number of N / 2 connections for the number of N software-controlled units can take place simultaneously, so that all software-controlled network units can be in motion simultaneously. The address busbar is avoided here. The address recognition device is centralized in the circuitry. The subject matter of the invention is illustrated in an example embodiment in the drawing which shows a block diagram of the circuit diagram of the software-controlled units. The software-controlled units Al - Aa are connected via parallel or serial data busbars. via the input equalizer circuits 11-1 to the input multiplexer 2. The first input of the commutator 4 and the control unit 3 are connected to the input multiplexer 2. The first output of the control unit 3 is connected to the control inputs 142 097 of the input equalizer circuits 11-Id. The second output of the control unit 3 is connected to the control inputs of the output equalizing circuits 61 - 6n. The third output of the control unit 3 is connected to the control input of the commutator 4, the output of which is connected to the control multiplexer 5. The output error data busbars, to which the software-controlled units Bl - Bn are connected, are connected via the 61 - 6n output equalizing circuits to a controlling multiplexer 5. The data output busbars Bl - Bn can be connected both in parallel and in series. The equalizing circuits 11-In, 61-6n are formed by equalizing memories for the parallel busbars and by series-parallel converters for the serial data busbars. The contents of the input equalizer circuits 11 - In are fed cyclically to the input multiplexer 2 in accordance with the commands of the control unit 3. After commutation, the signal is fed from the commutator 4 to the control multiplexer 5, from which information is fed to the output equalizer circuits 61 - 6n according to the commands of the control unit 3. A software controlled unit, e.g. A2, leads the rest group to the data bus, until a connection is requested with another software controlled unit, e.g. B5, due to the fact that the input of the bus a2 is data, the address of the software-controlled unit B5 is provided. The control unit 3 recognizes that in the multiplexer 2 there has been a change to the idle state in the time associated with the calling software controlled unit A2. Information about the address of the called software controlled unit B2 together with the temporal position data of the calling software controlled unit A2 in the input multiple xer 2 forms a data set from which control unit 3 exits when assembling the instructions for the commutator 4 and the output equalizer 65. breaking the connection the operation sequence is similar. The circuit of the software controlled units according to the invention is intended for an electronic connection system of small and medium capacities. In addition, it can be used in various software controlled systems with separate control or multiprocessor systems and multiple systems and computing networks. Patent Claim 1. Connection system of software controlled units that are connected to parallel or serial data busbars, characterized by that the data input busbars (al - an) are connected via input equalizer circuits (11 - In) to the input multiplexer (2), which is connected to the first input of the commutator (4) and the control unit (3), whose first output is connected to the control inputs of the equalizer circuits (11 - In), the second output is connected to the control inputs of the output equalizing circuits (61 - 6n), and the third output to the control input of the commutator (4), the output of which is connected to control unit of the multiplexer (5), to which the output busbars (bl - bn) are connected to the data through the e equalizing circuits (61 - 6n) .142097 Al al ^^ * 11 i # I ^ b- I I! PL