PL142097B2 - Interconnection arrangement between program controlled units - Google Patents

Interconnection arrangement between program controlled units Download PDF

Info

Publication number
PL142097B2
PL142097B2 PL25524785A PL25524785A PL142097B2 PL 142097 B2 PL142097 B2 PL 142097B2 PL 25524785 A PL25524785 A PL 25524785A PL 25524785 A PL25524785 A PL 25524785A PL 142097 B2 PL142097 B2 PL 142097B2
Authority
PL
Poland
Prior art keywords
output
input
circuits
software
busbars
Prior art date
Application number
PL25524785A
Other languages
English (en)
Other versions
PL255247A2 (en
Original Assignee
Tesla Kp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tesla Kp filed Critical Tesla Kp
Publication of PL255247A2 publication Critical patent/PL255247A2/xx
Publication of PL142097B2 publication Critical patent/PL142097B2/pl

Links

Landscapes

  • Air Conditioning Control Device (AREA)
  • Multi Processors (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Small-Scale Networks (AREA)

Description

Przedmiotem wynalazkujest uklad polaczenjednostek sterowanych programowo w sieci typu gwiazdzistego, która jest utworzona tylko przez szyny zbiorcze danych.W znanych ukladach polaczen do tworzenia polaczenjednostek sterowanych programowo sa wykorzystywane równolegle szyny zbiorcze adresów i danych, wzglednie szeregowe szyny zbiorcze, do których sa dolaczone równolegle wszystkie jednostki sterowane programowo danej sieci. Wada tych rozwiazan polega na duzym obciazeniu roboczym szyn zbiorczych, które umozliwiaja doko¬ nanie w tym samym czasie polaczenie co najwyzej dwóch jednostek sterowanych programowo, co moze prowadzic do przeciazenia szyny zbiorczej. Przy wiekszej liczbie jednostek sterowanych programowo moze przez to dojsc do niedopuszczalnego oczekiwania na zwolnienie szyny zbior¬ czej. Kazda jednostka sterowana programowo musi poza tym byc wyposazona w urzadzenie do rozpoznawania swego adersu.Wedlugwynalazku wejsciowe szyny zbiorcze danych sa dolaczone poprzez wejsciowe obwody wyrównawcze do wejsciowego multipleksera. Ten multiplekser jest dolaczony do pierwszego wejscia komutatorai zespolu sterujacego, którego pierwsze wyjsciejest dolaczone do wejsc steruja¬ cych wejsciowych obwodów wyrówanwczych. Drugie wyjscie jest dolaczone do wejsc sterujacych wyjsciowych obwodów wyrównawczych, a trzecie wyjscie do wejscia sterujacego komutatora.Wyjscie komutatora jest dolaczone do sterujacego multipleksera, do którego sa dolaczone wyjs¬ ciowe szyny zbiorcze danych poprzez wyjsciowe obwody wyrówawcze.Uklad polaczen jednostek sterowanych programowo wedlug wynalazku umozliwia zestawie¬ nie gwiazdzistej sieci jednostek sterowanych programowo. Jednoczesnie moze miec miejsce liczba N/2 polaczen dla liczby N jednostek sterowanych programowo, dzieki czemu w ruchu moga byc jednoczesnie wszystkie jednostki sieci sterowane programowo. Unika sie tu zbiorczej szyny adre¬ sowej. Urzadzenie do rozpoznawania adresu jest zcentralizowane w ukladzie polaczen.Przedmiot wynalazku jest uwidoczniony w przykladzie wykonania na rysunku, który przed¬ stawia schemat blokowy ukladu polaczen jednostek sterowanych programowo.Sterowane programowojednostki Al — Aa sa dolaczone za posrednictwem równoleglych lub szeregowych szyn zbiorczych al — aa danych poprzez wejsciowe obwody wyrównawcze 11 — li do wejsciowego multipleksera 2. Pierwsze wejscie komutatora 4 i zespól sterujacy 3 sa dolaczone do wejsciowego multipleksera 2. Pierwsze wyjscie zespolu sterujacego 3 jest dolaczone do wejsc2 142 097 sterujacych wejsciowych obwodów wyrównawczych 11 — Id. Drugie wyjscie zespolu sterujacego 3 jest dolaczone do wejsc sterujacych wyjsciowych obwodów wyrównawczych 61 — 6n. Trzecie wyjscie zespolu sterujacego 3 jest dolaczone do wejscia sterujacego komutatora 4, którego wyjscie jest dolaczone do sterujacego multipleksera 5. Wyjsciowe szyny zbiorcze bl — bn danych, do których sa dolaczone sterowane programowo jednostki Bl — Bn, sa dolaczone poprzez wyjsciowe obwody wyrówawcze 61 — 6n do sterujacego multipleksera 5. Wyjsciowe szyny zbiorcze Bl — Bn danych moga byc polaczone zarówno równolegle jak i szeregowo. Obwody wyrównawcze 11 — In, 61 — 6n sa utworzone przez pamieci wyrównawcze dla równoleglych szyn zbiorczych i przez przetworniki szeregowo-równolegle dla szeregowych szyn zbiorczych danych. Zawartosci wejs¬ ciowych obwodów wyrównawczych 11 — In sa doprowadzane cyklicznie do wejsciowego multip¬ leksera 2 zgodnie z rozkazami zespolu sterujacego 3. Po dokonaniu komutacji sygnaljest doprowa¬ dzany z komutatora 4 do sterujacego multipleksera 5, z którego informacje sa wprowadzane do wyjsciowych obwodów wyrównawczych 61 — 6n zgodnie z rozkazami zespolu sterujacego 3.Jednostka sterowana programowo, np. A2, doprowadza do szyny zbiorczej danych grupe spoczynkowa, az do chwili zazadania polaczenia z inna jednostka sterowana programowo, np. B5, w wyniku tego, ze do wejscia szyny zbiorczej a2 danych doprowadzony zostaje adres sterowanej programowojednostki B5. Zespól sterujacy 3 rozpoznaje, ze w multiplekserze 2 w czasie przynale¬ znym wywolujacej, sterowanej programowo jednostki A2 zaszla zmiana wzgledem stanu spoczyn¬ kowego. Informacje o adresie wywolywanej, sterowanej programowo jednostki B2 wraz z danymi o czasowym polozeniu wywolujacej, sterowanej programowo jednostki A2 w wejsciowym multiple¬ kserze 2 tworza zbiór danych, z których wychodzi zespól sterujacy 3 przy zestawieniu instrukcji dla komutatora 4 i wyjsciowego obwodu wyrównawczego 65. Przy przerywaniu polaczenia przebieg dzialan jest podobny.Uklad polaczenjednostek sterowanych programowo wedlug wynalazku jest przeznaczony dla elektronicznego systemu laczacego o malych i srednich pojemnosciach. Ponadto moze byc wyko¬ rzystany w róznych systemach sterowanych programowo o rozdzielonym sterowaniu lub syste¬ mach wieloprocesorowych ora7 systemach wielokrotnych i sieciach obliczeniowych.Zastrzezenie patentowe 1. Uklad polaczen jednostek sterowanych programowo, które sa dolaczone do równoleglych lub szeregowych szyn zbiorczych danych, znamienny tym, ze wejsciowe szyny zbiorcze (al — an) danych sa dolaczone poprzez wejsciowe obwody wyrównawcze (11 — In) do wejsciowego multip¬ leksera (2), który jest dolaczony do pierwszego wejscia komutatora (4) i zespolu sterujacego (3), którego pierwsze wyjscie jest dolaczone do wejsc sterujacych wejsciowych obwodów wyrówna¬ wczych (11 — In), przy czym drugie wyjscie jest dolaczone do wejsc sterujacych wyjsciowych obwodów wyrównawczych (61 — 6n), a trzecie wyjscie do wejscia sterujacego komutatora (4), którego wyjscie jest dolaczone do sterujacego multipleksera (5), do którego sa dolaczone wyjsciowe szyny zbiorcze (bl — bn) danych poprzez wyjsciowe obwody wyrównawcze (61 — 6n).142097 Al al ^^* 11 i # I^b- I I ! PL

Claims (1)

Zastrzezenie patentowe
1. Uklad polaczen jednostek sterowanych programowo, które sa dolaczone do równoleglych lub szeregowych szyn zbiorczych danych, znamienny tym, ze wejsciowe szyny zbiorcze (al — an) danych sa dolaczone poprzez wejsciowe obwody wyrównawcze (11 — In) do wejsciowego multip¬ leksera (2), który jest dolaczony do pierwszego wejscia komutatora (4) i zespolu sterujacego (3), którego pierwsze wyjscie jest dolaczone do wejsc sterujacych wejsciowych obwodów wyrówna¬ wczych (11 — In), przy czym drugie wyjscie jest dolaczone do wejsc sterujacych wyjsciowych obwodów wyrównawczych (61 — 6n), a trzecie wyjscie do wejscia sterujacego komutatora (4), którego wyjscie jest dolaczone do sterujacego multipleksera (5), do którego sa dolaczone wyjsciowe szyny zbiorcze (bl — bn) danych poprzez wyjsciowe obwody wyrównawcze (61 — 6n).142097 Al al ^^* 11 i # I^b- I I ! PL
PL25524785A 1984-09-05 1985-09-04 Interconnection arrangement between program controlled units PL142097B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS846687A CS244707B1 (en) 1984-09-05 1984-09-05 Connecting block of program controlled units

Publications (2)

Publication Number Publication Date
PL255247A2 PL255247A2 (en) 1986-07-01
PL142097B2 true PL142097B2 (en) 1987-09-30

Family

ID=5414494

Family Applications (1)

Application Number Title Priority Date Filing Date
PL25524785A PL142097B2 (en) 1984-09-05 1985-09-04 Interconnection arrangement between program controlled units

Country Status (4)

Country Link
CS (1) CS244707B1 (pl)
DD (1) DD255068A3 (pl)
HU (1) HU195054B (pl)
PL (1) PL142097B2 (pl)

Also Published As

Publication number Publication date
CS244707B1 (en) 1986-08-14
DD255068A3 (de) 1988-03-23
HU195054B (en) 1988-03-28
HUT39029A (en) 1986-07-28
CS668784A1 (en) 1985-07-16
PL255247A2 (en) 1986-07-01

Similar Documents

Publication Publication Date Title
US4903260A (en) Digital circuit-switching and packet-switching network and switching facility therefor
US4755986A (en) Packet switching system
US3735362A (en) Shift register interconnection system
KR830008242A (ko) 삽입된 큐우잉 장치를 가진 메모리 제어기
JPH0856231A (ja) パケット交換機およびその拡張モジュール
US5410300A (en) Distributed crossbar switch architecture
CA2092792C (en) Multicast packets generation device for a packet switching telecommunication system
US4763247A (en) Multiprocessor system formed by microprocessor matrix
US4634812A (en) Method of transferring information between microcomputers in a decentralized process control system, particularly for telephone systems
WO2000055742A2 (en) System for interconnecting circuit boards housed within a chassis
JPS6298842A (ja) パケツト交換システム
US5410537A (en) Communications installation
JPH01202113A (ja) デジタル保護リレー装置
JPH02224550A (ja) ディジタル一段結合回路網
KR940009703B1 (ko) 다중 프로세서 시스템의 버스 중재 장치
JP3768581B2 (ja) プラント制御装置
CS244707B1 (en) Connecting block of program controlled units
KR0168234B1 (ko) 전전자 교환기에서 프로세서간 통신제어 보드와 프로세서간 통신 노드의 통합 방법
EP0369116B1 (en) TDM switching matrix controller
JPS6184762A (ja) マルチ制御システム
SU1282150A1 (ru) Децентрализованна система коммутации
SU1012232A1 (ru) Многоуровневое устройство дл коммутации процессоров в многопроцессорной вычислительной системе
RU1798797C (ru) Многопроцессорна система
JP2768722B2 (ja) 多重化制御装置
JPS5864562A (ja) 信号処理装置