Przedmiotem wynalazku jest uklad zabezpieczenia systemu mikrokomputerowego przed zani¬ kiem lub obnizeniem sie napiecia zasilajacego}ma jacy zastosowanie zwlaszcza w sterowaniu procesami technologicznymi. W wielu systemach mikrokomputerowych, zwlaszcza w pracujacych w czasie rzeczywistym, systemach sterowania procesami technologicznymi istnieje koniecz¬ nosc kontynuowania pracy systemu po zaniku lub chwilowym obnizeniu sie wartosci amplitudy napiecia zasilajacego, W tym celu stosuje sie zasilanie z akumulatorów ladowanych buforo- wo lub zasilanie czesci systemu ze zródel chemicznych o duzej pojemnosci* Stosowane jest równiez zasilanie czesci systemu z kondensatora o duzej pojemnosci 1 diody blokujacej pod¬ trzymujacych zasilanie przy krótkotrwalych zanikach napiecia. W innych znanych ukladach stosuje sie przepisywanie aktualnego stanu systemu do pamieci dodatkowej niewrazliwej na zaniki napiecia sieciowego. Znana jest z polskiego opisu patentowego nr 98 566 pamiec dla ukladów elektronicznych dzialajaca przy zaniku napiecia zasilajacego. W ukladzie tym aktu¬ alny stan chronionych przerzutników jest przepisywany przy zaniku napiecia sieciowego do bistabllnych przekazników kontaktronowych zachowujacych stan zestyków po zaniku napiecia sieciowego. W systemach mikrokomputerowych stosuje sie róznego rodzaju pamieci nieulotne, w tym pamieci magnetyczne i pamieci elektrycznie programowane. Te ostatnie stosuje sie w polaczeniu z szybka pamiecia danych. Uklady te wymagaja odpowiedniej sekwencji sygnalów sterujacych w chwili zaniku lub obnizenia sie wartosci napiecia sieciowego. Wiekszosc sto¬ sowanych obecnie ukladów zapewnia generowanie tylko sygnalów wykrywajacych zanik napiecia i sygnalów odlaczenia dostepu do pamieci danych.2 147 525 Do wykrycia zaniku napiecia wykorzystuje sie oddzielna uzwojenie transformatora i od¬ dzielny uklad prostowaniafco komplikuje uklad i nie zabezpiecza ukladu przed niektórymi przebiegami zaklócen napiecia sieciowego. Niedogodnosci te eliminuje uklad wedlug wyna¬ lazku zawierajacy bateryjne zródlo napiecia, w którym zródlo napiecia progowego jest za¬ silane jednym z napiec zasilajacych o stalej czasowej wylaczenia wiekszej niz stala cza- sowa napiecia najszybciej malejacego. Zródlo napiecia progowego jest polaczone z wejsciem nieodwracajacym komparatora, którego wejscie odwracajace jest zasilane ze zródla zasila¬ jacego system mikrokomputerowy,a jego wyjscie przez uklad dopasowania poziomu jest pola¬ czone z wejsciem wyzwalajacym pierwszego monowibratora. Zanegowane wyjscie tego monowi¬ bratora jest polaczone z linia zadania przerwania systemu mikrokomputerowego#a wyjscie proste z wejsciem wyzwalajacym drugiego monowibratora, którego zanegowane wyjscie jest polaczone z linia zadania zerowania systemu mikrokomputerowego^ a wyjscie proste z wyjs¬ ciem ustawiajacym przerzutnika. Wyjscia informacyjne i zerujace przerzutnika sa polaczo¬ ne z masata wyjscie zegarowe z linia uaktywniana przez system mikrokomputerowy podczas Jego zerowania* Zanegowane wyjscie przerzutnika przez pierwszy rezystor jest polaczone z baza tranzystora, którego emiter jest polaczony z dodatnim biegunem bateryjnego zród¬ la napiecia, a kolektor z wejsciem zapisujacym pamieci chronionego systemu mikrokompute¬ rowego, przy czym do wejscia zapisujacego przylaczona jest przez drugi rezystor linia syg¬ nalu zapisu. Zródlo napiecia progowego, komparator, uklad dopasowania poziomu oraz mono- wibratory sa zasilane ze zródel czerpiacych energie z siecia przerzutnik i pamiec sy¬ stemu mikrokomputerowego sa zasilane z bateryjnego zródla napiecia. Rozwiazanie wedlug wynalazku upraszcza uklad zabezpieczenia eliminujac potrzebe stosowania dodatkowego ukladu zasilania dla detekcji spadku napiecia, zapewnia szybka reakcje systemu mikrokom¬ puterowego na wystepujace w sieci spadki napiecia o róznym i niepowtarzalnym przebiegu.Ponadto umozliwia Inicjowanie pracy systemu generujac sekwencje sygnalów inicjujacych odtwarzanie stanu systemu po powrocie napiecia zasilania.Przedmiot wynalazku jest przedstawiony w przykladzie wykonania na rysunku bedacym schematem blokowym. Zródlo napiecia progowego Up i komparator K sa zasilane ze zródla Z jednym z napiec zasilajacych równiez system mikrokomputerowy pSC o stalej czasowej wy¬ laczenia wiekszej niz stala czasowa napiecia najszybciej malejacego. Zródlo Z zasilane jest z sieci. Wejscie odwracajace komparatora K jest równiez zasilane ze zródla Z napie¬ ciem najszybciej malejacym po wylaczeniu zasilania. Wyjscie komparatora K przez uklad dopasowania poziomu P jest polaczone z wejsciem wyzwalajacym monowibratora Ml, które¬ go zanegowane wyjscie Q1 polaczone jest z linia zadania przerwania LI systemu mikrokom¬ puterowego yAiK, natomiast wyjscie proste Q1 jest polaczone z wejsciem wyzwalajacym mono¬ wibratora M2. Zanegowane wyjscie Q2 monowibratora M2 Jest polaczone z linia zadania ze¬ rowania L2 systemu mikrokomputerowego uK a wyjscie proste 02 z wejsciem ustawiajacym S przerzutnika D, którego wejscia informacyjne D3 i zerujace C polaczone sa z masa a wejs¬ cie zegsrowe Cp jest polaczone z linia L3 uaktywniana przez system mikrokomputerowy yuK podczas jego zerowania. Zanegowane wyjscie Q3 przerzutnika D przez rezystor R1 Jest po¬ laczone z baza tranzystora I typu p-n-p, jego emiter przez diode z dodatnim biegunem ba¬ teryjnego zródla napiecia UB a kolektor z wejsciem zapisujacym W/R pamieci RAM-CMOS bedacej elementem systemu mikrokomputerowego yuK i zasilanej z bateryjnego zródla napie¬ cia UB. Do wyjscia zapisujacego W/R przylaczona jest przez rezystor R2 linia sygnalu za¬ pisu L4 generowanego przez system mikrokomputerowy juK. W chwili obnizenia sie napiecia ponizej napiecia progowego komparator przez uklad dopasowania poziomu P wyzwala monowi- brator Ml, który generuje impuls o czasie trwania niezbednym do wykonania przez system mikrokomputerowy yuK operacji zapisu do pamieci RAM-CMOS aktualnego stanu systemu. Opa¬ dajace zbocze impulsu generowanego na wyjsciu prostym Ql monowibratora M1 wyzwala mono- wibrator M2, który na wyjsciu zanegowanym Q2 generuje impuls którego czas trwania Jest dluzszy niz stala czasowa napiecia doprowadzanego na wejscie odwracajace komparatora K po wylaczeniu zasilenia.147 525 3 Impuls z zanegowanego wyjscia Q2 monowibratora M2 wymusza przez linie L2 wyzerowanie sy¬ stemu mikrokomputerowego yuK. Jednoczesnie impuls z wyjscia prostego Q2 monowibratora M2 ustawia na zanegowanym wyjsciu Q3 przerzutnika D stan zera logicznego, które przez re¬ zystor R1 i tranzystor T wymusza na wyjsciu zapisujacym W/R pamieci RAM-CMOS stan jedyn¬ ki logicznej, co uniemozliwia przypadkowy, niepozadany zapis po obnizeniu sie napiecia zasilajacego ponizej wartosci minimalnej okreslonej dla danego procesora systemu mikro¬ komputerowego pK* Zastrzezenia patentowe 1« Uklad zabezpieczenia systemu mikrokomputerowego przed zanikiem lub obnizeniem sie wartosci sieciowego napiecia zasilajacego zawierajacy bateryjne zródlo napiecia, znamienny tym, ze zródlo napiecia progowego /Up/ jest zasilane ze zródla /Z/ jednym z napiec zasilajacych równiez system mikrokomputerowy AiK/ o stalej czasowej wy¬ laczenia wiekszej niz stala czasowa napiecia najszybciej malejacego i jest polaczone z wejsciem nieodwracajacym komparatora /K/f którego wejscie odwracajace jest zasilane ze zródla /Z/, a wyjscie komparatora /K/ przez uklad dopasowania poziomu /P/ jest polaczone z wejsciem wyzwalajacym pierwszego monowibratora /M1/, którego wyjscie zanegowane /Q~1/ jest polaczone z linia zadania przerwania /L1/ systemu mikrokomputerowego /yuK/ a wyjscie proste /Q1/ tego monowibratora z wejsciem wyzwalajacym drugiego monowibratora /M2/, któ¬ rego wyjscie zanegowane /Q2/ jest polaczone z linia zadania zerowania /L2/ systemu mikro¬ komputerowego /joK/ a wyjscie proste /32/ z wejsciem ustawiajacym /S/ przerzutnika /D/ przy czym jego wyjscia informacyjne /D3/ i zerujace /C/ sa polaczone z masa a wejscie zegarowe /Cp/ z linia /L3/ uaktywniana przez system mikrokomputerowy /pX/ podczas jego zerowania, ponadto wyjscie zanegowane /53/ przerzutnika /D/ przez pierwszy rezystor /BI/ jest polaczone z baza tranzystora /T/, którego emiter jest polaczony z dodatnim biegunem bateryjnego zródla napiecia /UB/ a kolektor z wejsciem zapisujacym /W/R/ pamieci /RAM-CMOS/ chronionego systemu mikrokomputerowego //oK/f przy czym do wejscia zapisuja¬ cego /W/R/ przylaczona jest przez drugi rezystor /R2/ linis sygnalu zapisu /L4/ genero¬ wanego przez system mikrokomputerowy /uKA 2. Uklad wedlug zastrz. 1« znamienny tym, ze zródlo napiecia progowego /Up/, komparator /K/, uklad dopasowania poziomu /?/, monowibratory /Ml/ i /M2/ sa zasi¬ lane ze zródel czerpiacych energie z sieci, natomiast przerzutnik /D/ i pamiec /itóM-CMOS/ sa zasilane z bateryjnego zródla napiecia /UB/.147 525 iii io cf "I" E a ID *: ^ CM Ci ¦en 4 SI CM ¦W- r 1 *!"1 i wfefot | co -ll-ll- Pracownia Poligraficzna UP PRL. Naklad 100 egz.Cena 400 zl PLThe subject of the invention is a system for securing a microcomputer system against a supply voltage drop or drop, which is used especially in the control of technological processes. In many microcomputer systems, especially in real-time process control systems, there is a need to continue the system operation after the supply voltage is lost or temporarily reduced. For this purpose, power supply from buffer-charged batteries or the supply of parts of the system is used. from high-capacity chemical sources * It is also used to power system parts from a large-capacity capacitor and a blocking diode that keeps the power supply in the event of short-term power outages. In other known systems, the current state of the system is rewritten to an additional memory insensitive to power outages. It is known from the Polish patent description No. 98 566 memory for electronic systems operating in the event of a power outage. In this system, the current state of the protected flip-flops is transferred to bistable reed relays that maintain the state of the contacts after a power failure. Various types of non-volatile memories are used in microcomputer systems, including magnetic memories and electrically programmable memories. The latter are used in conjunction with high-speed data memory. These systems require an appropriate sequence of control signals at the moment of loss or reduction of the mains voltage. Most of the systems used nowadays ensure the generation of only signals detecting voltage decay and signals of disconnecting the access to the data memory.2 147 525 A separate transformer winding is used to detect a voltage loss and a separate rectifier circuit complicates the system and does not protect the system against some voltage waveforms. network. These inconveniences are eliminated by the system according to the invention, which includes a battery voltage source in which the threshold voltage source is supplied with one of the supply voltages with a cut-off time constant greater than the fastest-declining voltage time constant. The source of the threshold voltage is connected to the non-inverting input of the comparator, the inverting input of which is powered from the source for the microcomputer system, and its output through a level matching circuit is connected to the trigger input of the first monovibrator. The negated output of this monovibrator is connected to the microcomputer system interrupt task line and the straight output to the trigger input of a second monovibrator, the negated output of which is connected to the microcomputer system reset task line and the straight output to the flip-flop alignment output. The information and reset outputs of the flip-flop are connected to the ground, the clock output to the line activated by the microcomputer system during its reset. * Negative output of the flip-flop through the first resistor is connected to the base of the transistor, the emitter of which is connected to the positive pole of the battery voltage source, and the collector with a writing input in the memory of a protected microcomputer system, the writing signal line being connected to the writing input via a second resistor. The source of the threshold voltage, the comparator, the level matching circuit and the monovibrators are powered from the mains power sources, the trigger and the memory of the microcomputer system are powered by the battery voltage source. The solution according to the invention simplifies the protection system by eliminating the need to use an additional power supply system for voltage drop detection, it ensures a quick response of the microcomputer system to voltage drops with different and unique waveforms occurring in the network. Moreover, it enables the system initialization by generating a sequence of signals initiating the system state recovery after recovery. The subject of the invention is shown in an exemplary embodiment in the drawing which is a block diagram. The source of the threshold voltage Up and the comparator K are powered from the source With one of the voltages also supplying the pSC microcomputer system with a switch-off time constant greater than the voltage time constant of the fastest decreasing voltage. Source Z is powered from the mains. The inverting input of the comparator K is also powered from the Z source with the voltage that drops the fastest when the power is turned off. The output of the comparator K through the level matching circuit P is connected to the trigger input of the monovibrator M1, the inverted output of Q1 is connected to the interrupt job line LI of the microcomputer system YAiK, while the straight output Q1 is connected to the trigger input of the mono vibrator M2. Negative output Q2 of the monovibrator M2 It is connected to the reset task line L2 of the microcomputer system uK and the straight output 02 to the setting input S of the trigger D, whose information inputs D3 and reset C are connected to ground and the clock input Cp is connected to the line L3 activated by the yuK microcomputer system when it is reset. Negative output Q3 of the trigger D through the resistor R1 It is connected to the base of the transistor I type pnp, its emitter through a diode to the positive pole of the battery voltage source UB and the collector to the input recording W / R of the RAM-CMOS memory being an element of the yuK microcomputer system and powered by a battery UB voltage source. The write signal line L4 generated by the microcomputer system juK is connected to the W / R writing output through the resistor R2. When the voltage drops below the threshold voltage, the comparator by the level matching circuit P triggers the monovibrator M1, which generates a pulse of the duration necessary for the microcomputer system yuK to perform the write operation to the RAM-CMOS memory of the current system state. The falling edge of the pulse generated on the straight output Q1 of the monovibrator M1 triggers the monovibrator M2, which generates a pulse at the inverted output Q2, the duration of which is longer than the time constant of the voltage supplied to the inverting input of the comparator K after turning off the power supply. 147 525 3 Pulse from the negated output Q2 outputs Q2 of the monovibrator M2 forces the YuK microcomputer system to zero via the L2 lines. At the same time, the impulse from the output of the simple Q2 of the monovibrator M2 sets the state of logical zero on the negated output Q3 of the trigger D, which through the resistor R1 and the transistor T forces the logical one state on the W / R recording output of the RAM-CMOS memory, which prevents an accidental, undesirable record after the supply voltage drops below the minimum value specified for the given processor of the pK microcomputer system * Patent Claim 1 «The system of protection of the microcomputer system against the loss or decrease in the value of the network supply voltage containing a battery source of voltage, characterized by the fact that the source of the threshold voltage / Upset voltage / is powered from the source / Z / one of the supplying voltages also for the AiK microcomputer system / with a switch-off time constant greater than the fastest-declining voltage time constant and is connected to the comparator's non-inverting input / K / f whose inverting input is powered from the source / Z /, and comparator output / K / by the level matching circuit / P / is connected to the triggering input of the first monovibrator / M1 /, whose inverted output / Q ~ 1 / is connected to the interrupt job line / L1 / of the microcomputer system / yuK / and the straight output / Q1 / of this monovibrator with the trigger input the second monovibrator / M2 /, the inverted output / Q2 / is connected to the reset task line / L2 / of the microcomputer system / joK / and the straight output / 32 / to the setting input / S / flip-flop / D / with its outputs information / D3 / and zeroing / C / are connected to ground and the clock input / Cp / with the line / L3 / activated by the microcomputer system / pX / during its reset, moreover the output is inverted / 53 / flip-flop / D / through the first resistor / BI / is connected to the base of the transistor / T /, the emitter of which is connected to the positive pole of the battery voltage source / UB / and the collector to the writing input / W / R / memory / RAM-CMOS / protected microcomputer system // oK / f with inputs from the writer / W / R / is connected through the second resistor / R2 / the line of the recording signal / L4 / generated by the microcomputer system / uKA 2. The system according to claim 1, characterized in that the source of the threshold voltage / Up /, the comparator / K /, the level matching circuit /? /, Monovibrators / M1 / and / M2 / are supplied from power sources, while the flip-flop / D / and memory / itóM-CMOS / are battery powered /UB/.147 525 iii io cf "I" E a ID *: ^ CM Ci ¦en 4 SI CM ¦W- r 1 *! "1 i wfefot | co -ll-ll- Printing Workshop of the People's Republic of Poland, circulation 100 copies Price PLN 400 PL