PL149720B1

PL149720B1 - Circuitry for generation of rejection and measurement pace timing pulses in a bridge for measuring capacitance with diferential transformer

Info

Publication number: PL149720B1
Application number: PL25868586A
Authority: PL
Priority date: 1986-03-27
Filing date: 1986-03-27
Publication date: 1990-03-31

Description

OPIS PATENTOWYPATENT DESCRIPTION

149 720149 720

Patent dodatkowy do patentu nrZgłoszono: θθ θ⁸ 27 /^p · 258685/ Pierwszeństwo ——Additional patent to patent no. Applied for: θθ θ ⁸ 27 / ^p · 258685 / Priority ——

CZ Y : cLNIACZ Y: YEAR

Urrędu Patentowego hh>u{ tocnwe. -t) imajPatent urrędu hh> u {tocnwe. -t) imaj

Int. Cl.⁴ O»* 27/26 GO IR 17/02Int. Cl. ⁴ O »* 27/26 GO IR 17/02

URZĄDOFFICE

PATENTOWYPATENT

PRLPRL

Znoszenie ogłoszono: 87 12 28 Opis patentowy opublikowano: 1990 05 31Drift announced: 87 12 28 Patent specification published: 1990 05 31

Twórcy wynalazku: Jacek Borowy, Bogdan WęgrowskiCreators of the invention: Jacek Borowy, Bogdan Węgrowski

Uprawniony z patentu: Przedsiębiorstwo Doświadczalno-Produkcyjne Elektronicznej Aparatury Pomiarowej EUREKA*, Warszawa /Polska/The holder of a patent: Przedsiębiorstwo Doświadczalno-Produkcyjne Electronic Measuring Apparatus EUREKA *, Warsaw / Poland /

UKŁAD WYTWARZANIA IMPULSÓW NIEAKCEPTACJI I TAKTU POMIAROWEGO W MOSTKU OO POMIARU POJEMNOŚCI Z TRANSFORMATOREM RÓŻNICOWYMSYSTEM OF GENERATING THE NON-ACCEPTANCE PULSES AND MEASURING TIME IN THE CAPACITY MEASURING BRIDGE WITH A DIFFERENTIAL TRANSFORMER

Przedmiotem wynalazku jest układ wytwarzania Impulsów nleakceptacji i taktu pomiarowego w mostku do pomiaru pojemności z transformatorem różnicowym.The subject of the invention is a system for generating non-acceptance pulses and measuring cycle in a bridge for measuring capacitance with a differential transformer.

W mostku do pomiaru pojemności wykorzystującym transformator różnicowy zmiana tranemitancji obydwóch gałęzi wzorcowych mostka, to jest dla składowej czynnej i składowej biernej mierzonej pojemności, jest dokonywana przy pomocy kluczy analogowych· Klucze te załączają kolejno w takt Impulsów pomiarowych począwszy od najwyższych do najniższych bitów poszczególne rezystory przetworników cyfrowo-analogowych znajdujących eię w gałęziach wzorcowych mostka pojemności· Po włączeniu kolejnego rezystora układ sterujący klucze analogowe oczekuje Impulsu nleakceptacji, który spowoduje wyłączenie tego rezystora· Jeżeli impuls nieakceptacji nie wystąpi, to rezystor pozostaje załączony na stałe·In a bridge for measuring capacitance using a differential transformer, the change in the transmittance of both reference branches of the bridge, i.e. for the active and reactive components of the measured capacitance, is performed using analog keys. These keys turn on successively in tact of the measuring pulses, starting from the highest to the lowest bits, individual transducer resistors digital-analogue signals located in the reference branches of the capacitance bridge · After switching on another resistor, the control circuit waits for an acceptance pulse, which will turn off the resistor · If the impulse does not occur, the resistor remains permanently on ·

W mostku pojemności typ E-315 produkcji ZEAP Maratronik - Warszawa Jest stosowany układ wytwarzania impulsów nleakceptacji i taktu pomiarowego zbudowany z dzielnika częstotliwości, do którego wejścia są doprowadzone impulsy prostokątne posiadające stałe położenie względem sygnału sinusoidalnego generatora pomiarowego i których zbocza określają położenie Impulsów testujących odpowiednio składowej czynnej i składowej biernej mierzonej pojemności· Impulsy z wejścia i wyjścia tego dzielnika częstotliwości są podawana do wejść układu logicznego NIE-I i następnie do układu logicznego NIE. Impulsy z wyjść wyżej wymienionych układów logicznych wyzwalają układ złożony z czterech uniwibratorów, który wytwarza impulsy testujące składową czynną i składową bierną mierzonej pojemności oraz impulsy taktu pomiarowego·In the capacity bridge, type E-315, manufactured by ZEAP Maratronik - Warsaw, a system for generating non-acceptance pulses and measuring tacts is used, made of a frequency divider, to which rectangular pulses are fed, having a fixed position in relation to the sinusoidal signal of the measuring generator, and whose edges determine the position of the pulses that test the respective component active and reactive components of the measured capacitance · The pulses from the input and output of this frequency divider are fed to the inputs of the NO-I logic and then to the NO logic. Pulses from the outputs of the above-mentioned logic circuits trigger a system composed of four univibrators, which generates pulses that test the active and reactive components of the measured capacitance and the pulses of the measuring tact.

Impulsy testujące zostają podane do wejść liczących dwóch przerzutników typu J-K, przy czym do jednego z wejść przygotowujących tego przerzutnlka są doprowadzana impulsy nlezrównoważenia pochodzące z wyjścia transformatora prądowego układu mostka, zaś do drugiego _149 720The test pulses are fed to the counting inputs of the two J-K type flip-flops, and one of the inputs preparing this trigger is fed with unbalance pulses from the current transformer output of the bridge circuit, and the other

149 720 masa układu· Przerzutniki te eą kasowane zanegowanym impulsem taktu pomiarowego· Oednocześnie wystąpienie impulsu testującego składową bierną mierzonej pojemności z impulsem niezrównoważenie mostka powoduje pojawienie się na wyjściu właściwego przerzutnika impulsu nieakceptacji dla-składowej czynnej lub dla składowej biernej· Tak uzyskane impulsy nieakcepta* cji są następnie standaryzowane czasowo w kolejnych układach logicznych typu NIE-I· Następuj* to w wyniku bramkowania impulsów nleakceptacji z impulsami pochodzącymi z wyjścia jednego z uniwibratorów określających opóźnienie impulsu taktu pomiarowego· Tak uformowane impulsy nleakceptacji 1 taktu pomiarowego sterują pracą dekad ustawiających klucze analogowe przetworników cyfrowo-analogowych znajdujących się w gałęziach wzorcowych mostka pojemności·149 720 mass of the system. are then time standardized in successive logic circuits of NOT-I type -analog located in the reference branches of the capacitance bridge

Podstawową wadą znanego układu je9t przełączanie kluczy analogowych w momentach niezerowej wartości napięcia sygnału sinusoidalnego na*wejściach przetworników cyfrowo-analogowych· Wynika to z braku standaryzacji położenia impulsów taktu pomiarowego względem przejść przez zero sygnału na wejściach przetworników cyfrowo-analogowych. Powoduje to zakłócenia amplitudy sygnału nlezrównoważenia w uzwojeniu wtórnym transformatora różnicowego występujące w momentach przełączania kluczy analogowych. Wskutek tego wydłuża się czas dojścia mostka do równowagi po każdorazowym przełączaniu kluczy analogowych, co w efekcie powoduje wydłużenie czasu pomiaru lub nawet błędne ustawienie dekad ustawiających klucze analogowe przetworników cyfrowo-analogowych.The main disadvantage of the known system J9t switching of analog keys at moments of non-zero voltage value of the sinusoidal signal on * inputs of digital-to-analog converters · It results from the lack of standardization of the position of the measuring tact pulses in relation to the signal zero crossings on the inputs of digital-to-analog converters. This causes disturbances of the amplitude of the unbalance signal in the secondary winding of the differential transformer occurring at the moments of switching the analog keys. As a result, the bridge's equilibrium time is extended after each switching of analog keys, which in turn results in an extension of the measurement time or even incorrect setting of the decades setting the analog keys of D / A converters.

Ponadto w znanym układzie brak jest możliwości zmiany stopnia podziału zastosowa nego dzielnika częstotliwości, a przez to łatwiej i wygodniej zmiany częstotliwości impulsów taktu pomiarowego niezbędnej przy optymalizacji szybkości pracy mostka oraz w czasie automatycznego wyboru zakresu pomiarowego·In addition, in the known system, it is not possible to change the division degree of the frequency divider used, and thus it is easier and more convenient to change the frequency of the measuring tactic pulses, necessary to optimize the speed of the bridge operation and during the automatic selection of the measuring range

Powyższe wady znanego układu zostały wyeliminowane w układzie według wynalazku, w którym zastosowano programowany dzielnik częstotliwości, do którego wejścia są doprowadzone wejściowe impulsy testujące, zaś do wyjścia szeregowego jaat dołączony pierwszy uniwibrator, a do wyjść równoległych poprzez dekoder drugi uniwibrator, przy czym wyjście pierwszego unlwi bratore jest połączone z jednym wejściem pierwszego układu logicznego, wyjście drugiego uniwl bratora z wejściem drugiego układu logicznego, a do drugich wejść tych układów logicznych sę doprowadzone impulsy nlezrównoważenia oraz zastosowanie przerzutników, do których pierwszych wejść przygotowujących jeet doprowadzony uformowany sygnał wejściowy przetworników, zaś drugie wejście przygotowujące pierwszego przerzutnika jest połączona z wyjściem pierwszego układu logicznego, drugie wejście przygotowujące drugiego przerzutnika jest połączone z wyjściem drugiego układu logicznego, a drugie wejścia przygotowująca trzeciego przerzutnika jest połączone z wyjściem drugiego uniwibratora, przy czym na wyjściu pierwszego układu formującego dołączonego do wyjścia pierwszego przerzutnika otrzymuje się impulsy nleakceptacji składowej czynnej, na wyjściu drugiego układu formującego dołączonego do wyjścia drugiego przerzutnika impulsy nleakceptacji składowej biernej, a na wyjściu trzeciego układu formującego dołączonego do wyjścia trzeciego przerzutnika impulsy taktu pomiarowego·The above-mentioned disadvantages of the known circuit have been eliminated in the system according to the invention, in which a programmable frequency divider is used, the inputs of which are fed with the input test pulses, and the first univibrator is connected to the serial output, and the second univibrator is connected to the parallel outputs through the decoder, the output of the first unvibrator bratore is connected to one input of the first logic circuit, the output of the second logic circuit to the input of the second logic circuit, and the second inputs of these logic circuits are connected with non-balance pulses and the use of flip-flops, to which the first inputs prepare the formed input signal of the converters, and the second input The preparation input of the first flip-flop is connected to the output of the first logic circuit, the second preparation input of the second flip-flop is connected to the output of the second logic, and the second preparation input of the third trigger is connected to the output of the second univibrator, whereby the output of the first shaper connected to the output of the first flip-flop receives the pulses of non-acceptance of the active component, the output of the second formation circuit connected to the output of the second flip-flop, the pulses of the non-acceptance of the reactive component, and of the output of the third shaper connected to the output the third trigger pulses of the measuring cycle

Układ wytwarzania impulsów nleakceptacji i taktu pomiarowego według wynalazku umożliwia skrócenie czasu pomiaru pojemności oraz zmianę częstotliwości impulsów taktu pomiarowego niezbędną przy optymalizacji szybkości pracy mostka i w czasie automatycznego wyboru zakresu pomiarowego·The system for generating non-acceptance and measuring tact pulses according to the invention allows to shorten the time of measuring the capacity and to change the frequency of the measuring tact pulses, which is necessary to optimize the speed of the bridge operation and during the automatic selection of the measuring range.

Wynalazek jest bliżej objaśniony na przykładzie wykonania przedstawionym na rysunku, który jest schematem ideowym układu·The invention is explained in more detail using the embodiment shown in the drawing, which is a schematic diagram of the system.

Układ jest zbudowany z programowanego dzielnika częstotliwości PO, do którego wejścia są doprowadzone wejściowe impulsy testujące TCG· Do wyjścia szeregowego dzielnika PD jest dołączony pierwszy uniwibrator Ul, zaś do jego wyjść równoległych poprzez dekoder 0 drugi uniwibrator U2« Wyjście pierwszego uniwibratora Ul jest połączone z pierwszym wejściem pierwszego układu logicznego NIE-I Θ1, wyjście drugiego uniwibratora U2 jest połączone z pierwszym wejściem drugiego układu logicznego NIE-I B2, zaś do drugich wejść tych układów logicznych eą doprowadzone impulsy nlezrównoważenia NZR· Ponadto układ ma przerzutniki Pl,The system consists of a programmable frequency divider PO, to which input TCG test pulses are connected. The first univibrator Ul is connected to the output of the PD divider, and the second univibrator U2 is connected to its parallel outputs through the decoder 0. The output of the first univibrator Ul is connected to the first the input of the first logic circuit NOT-I Θ1, the output of the second univibrator U2 is connected to the first input of the second logic circuit NIE-I B2, and the second inputs of these logic circuits are fed with NZR non-balance pulses. Moreover, the circuit has Pl flip-flops,

P2, P3, do których wejść przygotowujących R jeet doprowadzony uformowany sygnał wejściowy przetworników SP. Drugie wejście przygotowujące S pierwszego przerzutnika Pl jest połączoneP2, P3, to which inputs preparing R are fed the formed input signal of the converters SP. The second input S of the first flip-flop P1 is connected

149 720 z wyjściem pierwszego układu logicznego NIE-I BI· Drugie wejście przygotowujące S drugiego przerzutnlka P2 Jest połączone z wyjściem drugiego układu logicznego NIE-I B2· Drugie wejście przygotowujące S trzeciego przerzutnlka P3 jest połączone z wyjściem drugiego uniwibratora U2· Na wyjściu pierwszego układu formującego UF1 dołączonego do wyjścia pierwszego przerzutnlka PI otrzymuje sią impulsy nleakceptacj1 składowej czynnej NG, na wyjściu drugiego układu formującego UF2 dołączonego do wyjścia drugiego przerzutnlka P2 impulsy nleakceptacji składowej biernej NC, zaś na wyjściu trzeciego układu formującego UF3 dołączonego do wyjścia trzeciego przerzutnlka P3 impulsy taktu pomiarowego T·149 720 with the output of the first logic NON-I BI The second input preparing S of the second trigger P2 Is connected to the output of the second logic NON-I B2 The second input preparing S of the third trigger P3 is linked to the output of the second univibrator U2 At the output of the first circuit pulse UF1 connected to the output of the first trigger PI receives pulses for the active component NG, on the output of the second forming circuit UF2 connected to the output of the second trigger P2 pulses of the non-acceptance of the reactive component NC, and on the output of the third generator UF3 connected to the output of the third trigger P3 pulses T

W układzie według wynalazku ciąg wejściowych impulsów testujących TCG, których zbocza określają położenia impulsów testujących składową czynną 1 składową bierną mierzonej pojemności jest doprowadzony do wejścia programowanego*dzielnika częstotliwości PD· Pierwszy unlwibrator Ul generujący impuls testujący składową czynną zostaje wyzwolony w momencie końca cyklu dzielnika PD· Dekoder D dekodując moment wystąpienia ostatniego 6tanu dzielnika PD w danym cyklu wyzwala drugi unlwibrator U2* na którego wyjściu występuje impuls testujący składową bierną· Dzięki temu położenie impulsów testujących składową czynną i bierną odpowiadają zboczom co n-tego wejściowego impulsu testującego TCG* gdzie n jest stopniem podziału dzielnika PD· Impulsy nleakceptacj1 powstają w wyniku przemnożenia w układach logicznych NIE-I BI* B2 impulsów testujących składową czynną i składową bierną z impulsami niezrównoważenia NZR. Przerzutniki PI* P2* P3 umożliwiają przesunięcie w fazie impulsów nleakceptacj1 NG* NC oraz impulsów taktu pomiarowego T do najbliższego momentu przejścia przez zero wejściowego sygnału sinusoidalnego istniejącego na wejściach przetworników cyfrowo-analogowych w gałęziach wzorcowych mostka· Informacja o przejściach przez zero tego sygnału sinusoidalnego jest zawarta w uformowanym sygnale wejściowym przetworników SP·In the system according to the invention, the sequence of input TCG test pulses, whose edges define the positions of the pulses testing the active component and the reactive component of the measured capacitance, is fed to the input of the programmed * frequency divider PD. The first unvibrator Ul generating the test pulse of the active component is triggered at the end of the PD divider cycle. The D decoder, by decoding the moment of occurrence of the last 6th PD divider in a given cycle, triggers the second unvibrator U2 * on the output of which there is a reactive component testing impulse.Thanks to this, the position of the active and reactive testing pulses correspond to the edges of the nth input TCG testing impulse * where n is a degree division of the PD divider · Non-acceptance pulses arise as a result of multiplication in the NOT-I BI * B2 logic systems of the pulses testing the active and reactive components with NZR unbalance pulses. The PI * P2 * P3 flip-flops enable a phase shift of the NG * NC pulses and the T metering tact pulses to the nearest zero crossing point of the input sinusoidal signal existing at the inputs of digital-to-analog converters in the bridge reference branches Information about the zero crossing of this sinusoidal signal is contained in the formed input signal of the converters SP

Claims

Patent claim

The impulse generation system in the bridge for measuring capacitance with a differential transformer controlling the operation of the decades setting the analog keys of the analogue converters in the reference branches of the bridge 1, made of digital logic circuits * characterized by * having a programmable frequency divider / PD / to which input test pulses / TCG ^ are connected to the inputs and the first unvibrator / Ul / * is connected to the serial output and the parallel outputs via the decoder / D / second unvibrator / U2 / * where the output of the first uniwibratore / Ul / is connected to one input of the first of the logic circuit / BI / * the output of the second uniwibratore / U2 / with the input of the second logic circuit / 82 / * and to the second inputs of these logic circuits the unbalance pulses / NZR / and has flip-flops / Pi, P2 * P3 / _; to which first preparation inputs is fed the formed input signal of the converters / SP / * and the second input preparing the first trigger / PI / is connected to the output of the first logic / Bi / * the second input preparing the second trigger / P2 / Is connected to the output of the second logic / B2 / * and the second input preparing the third trigger / P3 / It is connected to the output of the second univibrator / U2 / *, where the output of the first shaper / UF1 / connected to the output of the first trigger / PI / receives Nleep pulses of active component acceptance / NG / * on the output of the second shaper / UF2 / connected to the output of the second trigger / P2 / pulses of non-acceptance of the reactive component / NC / * e on the output of the third shaper / UF3 / connected to the output of the third shifter / P3 / Measuring cycle pulses / T /

149 720 rc &

NZR SP

Printing House of the Polish Patent Office. Circulation 100 copies

Price 1500 PLN