PL149813B1 - Sposób dołączenia dwukierunkowego kanału synchronicznej transmisji szeregowej do procesora wykonującego programową obsługę protokołu transmisji - Google Patents

Description

OPIS PATENTOWY

149 813

Patent dodatkowy do patentu nrZgłoszono: S5 12 31 /P. 257239/ Pierwszeństwo CZYTELNIA'

Urzędu Patentowego niani iwm»»¹**!

Int. Cl.⁴

URZĄD

PATENTOWY

PRL

H04B 3/20 H04J 3/17

Zgłoszenie ogłoszono: 87 11 30 Opis patentowy opublikowano: 90 07 31

Twórcy wynalazku: Mirosław Słodczyk, Andrzej Syryczyński, Marek Partyka

Uprawniony z patentu: Przemysłowy Instytut Automatyki i Pomiarów Mera-Piap, Warszawa /Polska/

SPOSÓB DOŁĄCZENIA DWUKIERUNKOWEGO KANAŁU SYNCHRONICZNEJ TRANSMISJI SZEREGOWEJ DO PROCESORA WYKONUJĄCEGO PROGRAMOWĄ

OBSŁUGĘ PROTOKOŁU TRANSMISJI

Przedmiotem wynalazku jest sposób dołączenia dwukierunkowego kanału synchronicznej transmisji szeregowej do procesora wykonującego programową obsługę protokołu transmisji, przeznaczony do stosowania w sieciach transmisji danych i sieciach lokalnych, w których złożony protokół komunikacyjny wymaga zastosowania specjalizowanej lub uniwersalnej jednostki procesorowej - kontrolera komunikacyjnego. Współczesne sieci transmisyjne cechują się znaczną szybkością, typową wartością przepływności binarnej jest obecnie 1 Mb/s oraz wysoką złożonością wielowarstwowych protokołów. Protokoł z reguły realizuje wielodostępność urządzeń do sieci, organizuje przekaz danych, obsługuje proces odbioru i nadawania, dokonuje weryfikacji danych i uruchamia mechanizmy autokorekcji, kontroluje sprawność sieci i wreszcie współpracuje z warstwą użytkową korzystającą z sieci. Realizacja protokołu komunikacyjnego w kontrolerze komunikacyjnym możliwa jest następującymi sposobami: bezprogramowo za pomocą złożonych specjalizowanych urządzeń, w których odpowiednie bloki wykonują poszczególne funkcje protokołu, lub programowo Ba pomocą uniwersalnego procesora lub mikroprocesora, albo za pomocą układu bardzo wielkiej skali integracji zawierającego autonomiczne bloki wykonujące równocześnie poszczególne zadania protokołu. Realizacja bezprogramowa wiąże się z bardzo wysokim kosztem złożonością i znacznymi rozmiarami urządzenia, a co za tym idzie mniejszą niezawodnością i trudnościami w eksploataoji, można natomiast osiągnąć dużą szybkość działania. Sposób realizacji programowej zasadniczo upraszcza urządzenie i zmniejsza jago koszt, lecz ze względu na sekwencyjną realizację programu ma bardzo silne ograniczenie prędkości transmisji. Prędkość ta w układaoh interfejsu szeregowego współpracujących z mikroprocesorami, a więc obsługiwanych programowo, wynosi 56 kb/s dla układu 8251, a dla układu 8271 wynosi 250 kb/s. W najnowszych rozwiązaniach stosuje się specjalizowane układy bardzo wielkiej skali integracji. Układy te

149 813

149 813 są trudno dostępno i bardzo drogie, a dla określonych powstających dopiero standardów transmisji nie są jeszcze produkowane. .

Celem wynalazku jest opracowanie sposobu dołączenia typowego procesora /mikroprocesora/ do sta ndąrdowego dwukierunkowego kanału synchronicznej transmisji szeregowej występującego w sieciach transmisji danych lub w sieciach lokalnych, który zapewniłby wykorzystanie maksymalnej szybkości procesora przez wyeliminowanie stosowania ciągu instrukcji do obsługi transmisji. Istota wynalazku polega na tym, że kanał transmisji jest adresowany grupą kolejnych adresów tworzących ciągły obszar, analogiczny do obszarów pamięci, przy czym pojemność tego obszaru obejmuje długość maksymalnego bloku danych, przekazywanych jedną przesyłką, a w czasie odbioru i nadawania bloku danych procesor wykonuje dla każdego kolejnego bajtu jeden przekaz typu pamięó-pamięć z autoinkrementacją adresu źródła, adresu przeznaczenia i licznika przekazów, a synchronizacja programu procesora z początkiem pierwszego bajtu odbieranej lub nadawanej przesyłki odbywa się za pomocą instrukcji oczekiwania na sygnał początku odbioru lub sygnał początku nadawania tworzone w kanale transmisji, zaś dalsza synchronizacja bajtowa odozytu przez procesor każdego kolejnego bajtu odebranego przez kanał, oraz, .synchronizacja bajtowa wydania przez procesor każdego kolejnego bajtu do nadania przez kanał odbywa się przez zatrzymanie instrukcji przekazu procesora typu pamięó-pamięć w oczekiwaniu odpowiednio na sygnał gotowości odbiornika kanału względnie sygnały poszczególnych typów błędów wykrytych w czasie transmisji i sygnał zakończenia odbioru przesyłki powoduje generację odrębnych sygnałów przerwań programowych procesora, z któryoh każde kończy obsługę transmisji przez procesor.

W przypadku dołączenia 8-bitowego kanału transmisji do procesora 16-bitowego przy odbiorze kolejne bajty przesyłki są kierowane naprzemian do wejść młodszego i starszego bajtu danych procesora, zaś przy nadawaniu młodsze i starsze bajty danych wydawane przez procesor są naprzemian kierowane do nadajnika jako kolejne bajty przesyłki.

Takie wykorzystanie mikroprocesora zapewnia obsługę wysokich szybkości transmisji, pozwala na zasadnicze uproszczenie i zmniejszenie układu w stosunku do specjalizowanego urządzenia działającego bezprogramowo, a z drugiej strony eliminuje konieczność stosowania trudno dostępnyoh specjalizowanych układów bardzo wielkiej skali integracji.

Przykład sprzętowej realizacji sposobu według wynalazku jest uwidoczniony na rysunku, który przedstawia mikroprooesor 16-bitowy i jego połączenia z kanałem transmisji. W trakcie kolejnych przekazów danych między kanałem transmisji 2 a pamięcią, lub w kierunku odwrotnym, adresy źródła i przeznaczenia ulegają automatycznej inkrementacji. Wielkość obszaru adresowego przeznaczonego dla kanału transmisji 2 musi byó nie mniejsza od maksymalnej długości przesyłek. Przekazy kolejnych bajtów trwają aż do wyzerowania wewnętrznego licznika, który jest wstępnie ustawiany programowo i w trakcie przekazów automatycznie zmniejszany. Powyższe mechanizmy adresowania grupowego i automatyoznej inkrementacji eliminują instrukcję pętli programowej obsługi bajtu.

Wyeliminowane zostały również instrukcje warunkowe służące do synchronizacji początku obsługi kanału przez procesor oraz do synchronizacji odczytu lub wydania każdego bajtu przez użycie sprzętowych mechanizmów zawieszających bieg procesora. Synohronizaoja początkowa procesora odbywa się za pomocą instrukoji oczekiwania na zewnętrzny sygnał, którym jest sygnał początku odbioru względnie początku nadawania. Sygnały te wytwarza kanał trana misji. Synchronizacja kolejnych bajjtów przesyłki odbywa się natomiast przez zatrzymanie instrukcji przekazu, już w fazie wydawania sygnałów przez procesor, w oczekiwaniu na sygnał gotowości bajtu z kanału transmisji. Dla dopasowania długości 16-bitowago słowa prooesora i 8-bitowego słowa kanału transmisji kolejno odbierane bajty są kierowane naprzemlan do wejść młodszego 1 starszego bajtu danyoh prooesora jak również są kierowane naprzemian do nadajnika młodsze 1 starsze bajty danyoh wydawane przez procesor. Każdy sygnał poszczególnego typu błędu jak również sygnał zakończenia odbioru przesyłki powoduje generację odrębnego przerwania programowego i dalej przejście procesora do działania przewidzianego protokołem w danej sytuacji.

149 013

Realizacja tego sposobu odbywa się następująco: w czasie odbioru kolejne bajty przesyłki z odbiornika 4 są poprzez układ selekcji 5 bajtów odczytywane przez mikroprocesor 1 naprze mian na wejściach młodszego bajtu D7...DO 1 starszego bajtu D15...D8. 7/ czasie hadawania młodsze i starsze bajty danych wydawane przez mikroprocesor 1 są naprzemian kierowane przez układ selekcji 5 do nadajnika 3 kanału transmisji 2. Kanał transmisji 2 jest adresowany przez mikroprocesor 1 liniami adresowymi A, a dekoder grupowy 6 wykrywa kolejne adresy tworzące ciągły obszar adresowania kanału. W trakcie odbioru i nadawania mikroprocesor 1 wykonuje dla każdego bajtu przesyłki jeden przekaz typu pamięc-pamięó ze zwiększeniem adresów źródła i przeznaczenia. W celu synchronizacji odczytu przez procesor 1 każdego kolejnego bajtu odebranego przez kanał 2 jak i synchronizacji wydania przez procesor każdego kolejnego bajtu w celu jego nadawania, instrukcje przekazu dahych typu pamięć-pamięó są zatrzymywane w oczekiwaniu na sygnał gotowości READY tworzony w układzie 8 sumy sygnałów gotowości nadajnika 4 i odbiornika 3 kanału transmisji 2.

Obsługa odbioru i nadawania rozpoczyna się w procesorze 1 synchronicznie z podawaniem sygnału poozątku odbioru względnie sygnału początku nadawania tworzonych w kanale transmisji 2. Sygnały te sumowane w układzie 7 doprowadzone są do wejścia TEST mikroprocesora 1 i warunkują rozpoczęcie obsługi transmisji.

Claims (3)

1. Zastrzeżenia patentowe

   1. Sposób dołączania dwukierunkowego kanału synchronicznej transmisji szeregowej do procesora /mikroprocesora/ wykonującego programową obsługę protokołu transmisji, przeznaczony do stosowania w sieciach transmisji danych i w sieciach lokalnych, w których złożony protokoł komunikacyjny wymaga zastosowania specjalizowanej lub uniwersalnej jednostki procesorowej, znamienny tym, że kanał transmisji jest adresowany grupą kolejnych adresów tworzących ciągły obszar, analogiozny do obszarów pamlęol, przy czym pojemność tego obszaru obejmuje długość maksymalnego bloku danyoh przekazywanych jedną przesyłką, a w czasie odbioru i nadawania bloku danych procesor wykonuje dla każdego kolejnego bajtu jeden przekaz typu pamlęć-pamięć z autoinkrementacją adresu źródła adresu przeznaczenia 1 licznika przekazów, a synchronizacja programu procesora z początkiem pierwszego bajtu odbieranej lub nadawanej przesyłki odbywa się za pomocą Instrukcji oczekiwania na sygnał początku odbioru lub początku nadawania tworzone w kanale transmisji, zaś dalsza synchronizacja bajtowa odczytu przez procesor każdego kolejnego bajtu odebranego przez kanał oraz synchronizacja bajtowa wydania przez procesor każdego kolej nego bajtu odebranego przez kanał oraz synchronizacja bajtowa wydania przez procesor każdego kolejnego bajtu do nadania przez kanał odbywa się przez zatrzymanie instrukcji przekazu procesora pamięć-pamięó w oczekiwaniu odpowiednio na sygnał gotowości odbiornika kanału względnie sygnał gotowości nadajnika kanału.
2. 2. Sposób według zastrz. 1, znamienny tym, że sygnały poszczególnych typów błędów wykrytych w czasie transmisji i sygnał zakończenia odbioru przesyłki powodują generację odrębnych sygnałów przerwań programowych procesora, z których każde kończy obsługę transmisji przez procesor.
3. 3· Sposób według zastrz. 1 albo 2, znamienny tym, że w przypadku dołąozenia 8-bitowego kanału transmisyjnego do procesora 16-bitowego przy odbiorze kolejne bajty przesyłki są kierowane naprzemian do wejść młodszego i starszego bajtu danych procesora, zaś przy nadawaniu młodsze 1 starsze bajty danych wydawane przez procesor są naprzemian kierowane do nadajnika jako kolejne bajty przesyłki.

   149 813

   Pracownia Poligraficzna UP RP. Nakład 100 egz.

   Cena 1500 zł