PL161415B1 - Uklad do odzyskiwania danych z sygnalu nadawanego w systemie FFSK, a takze PSK PL - Google Patents

Abstract

Uklad do odzyskiwania danych z sygnalu na- dawanego w systemie FFSK, a takze PSK, wyposazo- ny w dekoder danych wspólpracujacy z co najmniej jednym filtrem oraz komparatorem, znamienny tym, ze na wejsciu (we) na filtr dolnoprzepustowy (FDP), którego wyjscie jest polaczone z pierwszym wejsciem inwertora kluczowanego (JK) polaczonego szerego- wo z pierwszym wejsciem ukladu calkowania (UC) i dalej poprzez komparator (KP) polaczone jest z pier- wszym wejsciem dekodera danych (DK), którego wyjscie (wy) stanowi wyjscie danych, a równoczesnie wyjscie tego filtra dolnoprzepustowego (FDP) jest polaczone poprzez detektor momentów charaktery- stycznych (DMCH) z ukladem regeneracji zegara (URZ), którego pierwsze wyjscie jest wyjsciem cze- stotliwosci zegarowej fc polaczonym zarazem z dru- gim wejsciem dekodera danych (DK), natomiast drugie wyjscie tego ukladu regeneracji jest dolaczone do drugiego wejscia inwertora kluczowanego (JK), a jego trzecie wyjscie jest polaczone z drugim wejsciem ukladu calkowania (UC). PL

Description

Przedmiotem wynalazku jest układ do odzyskiwania danych z sygnału nadawanego w systemie FFSK, a także PSK, znajdującego zastosowanie w transmisji danych.

Zapotrzebowanie na modemy radiowe i przewodowe o szybkości średniej 600 bitów/s do 4800 bitów/s jest coraz większe we współczesnej technice transmisji danych. Wynika to nie tylko z potrzeby coraz szybszej transmisji drogą radiową, ale również z konieczności stosowania np. cyfrowego selektywnego wywołania zastępującego obecnie SSW czasowo-częstotliwościowe, czy zdalnego sterowania zespołów nadawczo-odbiorczych w transmisji przewodowej. W przypadkach zdalnego sterowania, zarówno przewodowego, jak i drogą radiową są stosowane systemy równoległe - np. dupleks czasowy, w których transmisja informacji jest realizowana według zależności przykładowo 2x1200 bitów/s = 2400 bitów/s. Pozwala to na pełne cyfrowe sterowanie procesem i eliminuje rozwiązania w części analogowe.

Wynalazek jest wykorzystywany w konstruowaniu i eksploatacji modemów średniej szybkości, czyli od 600 bitów/s do 4800 bitów/s, dla zastosowań w łączach radiowych i przewodowych. Aktualne wymagania techniczne stawiane łączom radiowym to: wąskie pasmo częstotliwości, duża zmienność wielkości sygnałów oraz niewrażliwość na zakłócenia. Te wymagania eksploatacyjne stawiane łączom współpracującym z modemem narzucają stosowanie systemów modulacji PSK/Phase Shift Keying - kluczowanie przesuwu fazy (lub FFSK/ Fast Freąuency Shift Keying - szybkie kluczowanie przesuwu częstotliwości). W zależności od stopnia złożoności konstruowanego modemu stosuje się różne rodzaje modulacji FFSK, czy PSK o odmiennych właściwościach widmowych.

W praktycznych zastosowaniach można zamiennie wykorzystywać systemy modulacji PSK i FFSK, gdyż w obróbce cyfrowej sygnału, przebieg zmodulowany PSK po przejściu przez filtry z ograniczonym pasmem - np. filtry dolnoprzepustowe, jest podobny do przebiegu zmodulowanego FFSK. Z punktu widzenia obróbki sygnału oba przebiegi będą nośnikiem tej samej informacji cyfrowej.

W konkretnym przypadku o typie stosowanej modulacji decydują parametry dostępnego systemu i kanału transmisyjnego w jakim modem ma pracować. Dla szybkości większych od średniej transmisji informacji (4800 bitów/s i więcej) są stosowane inne systemy modulacji.

Znane i stosowane powszechnie w technice demodulatory zawierają dekoder danych wejściowych, współpracujący z jednym lub więcej filtrami oraz z komparatorem. Demodulatory

161 415 takie nie nadają się do zastosowań w systemach wymagających średniej szybkości transmisji od

600 bitów/s do 4800 bitów/s.

Wynalazek rozwiązuje zagadnienie zrealizowania uniwersalnego układu do odzyskiwania danych z sygnałów nadawanych w systemie FFSK, jak również w PSK, pracującego z szybkościami średnimi od 600-4800 bitów/s, o dużej czułości, mającego prostą, jednolitą budowę i możliwość przełączania szybkości i rodzaju modulacji.

Istotą wynalazku jest układ do odzyskiwania danych z sygnału nadawanego w systemie FFSK, a także PSK, wyposażony w dekoder danych współpracujący z co najmniej jednym filtrem oraz komparatorem, charakterystyczny tym, że na wejściu ma filtr dolnoprzepustowy, którego wyjście jest połączone z pierwszym wejściem inwertora kluczowanego, połączonego szeregowo z pierwszym wejściem układu całkowania i dalej poprzez komparator z pierwszym wejściem dekodera danych, którego wyjście stanowi wyjście danych. Równocześnie wyjście tego filtra dolnoprzepustowego jest połączone poprzez detektor momentów charakterystycznych z układem regeneracji zegara, którego pierwsze wyjście jest wyjściem częstotliwości zegarowej połączonym zarazem z drugim wejściem dekodera danych, natomiast którego drugie wyjście jest dołączone do drugiego wejścia inwertora kluczowanego, a trzecie wyjście jest połączone z drugim wejściem układu całkowania.

Wynalazek zapewnia odzyskiwanie danych zarówno z sygnałów nadawanych w systemie FFSK jak i PSK, z zachowaniem dużej czułości i wierności odtwarzania w szerokim zakresie średnich szybkości transmisji. ·

Układ według wynalazku jest szczegółowo opisany w przykładzie wykonania i zobrazowany na rysunku w postaci schematu blokowego.

Przedstawiony na rysunku układ jest wyposażony w filtr dolnoprzepustowy FDP, którego wejście stanowi wejście we układu. Wyjście tego filtra jest dołączone do pierwszego wejścia inwertora kluczowanego JK połączonego w szereg z pierwszym wejściem układu całkowania UC i dalej poprzez komparator KP, połączone jest z pierwszym wejściem dekodera danych DK, którego wyjście wy stanowi z kolei wyjście danych. Równocześnie wyjście filtra dolnoprzepustowego FDP jest połączone poprzez detektor momentów charakterystycznych DMCh z układem regeneracji zegara URZ, którego pierwsze wyjście jest wyjściem częstotliwości zegarowej fc, połączonym zarazem z drugim wejściem dekodera danych DK. Drugie wyjście układu regeneracji zegara URZ jest dołączone do drugiego wejścia inwertora kluczowanego JK, natomiast jego trzecie wyjście jest połączone z drugim wejściem układu całkowania UC.

W układzie tym, wejściowy przebieg w systemie FFSK, albo PSK po przejściu przez filtr dolnoprzepustowy ma ograniczone pasmo i w takiej postaci jest podawany na inwertor kluczowany JK oraz równocześnie na detektor momentów charakterystycznych DMCH. Uzyskane momenty charakterystyczne przebiegu wejściowego, podane na układ regeneracji zegara URZ, spowodują wytworzenie w nim przebiegu zegarowego fc, o częstotliwości i fazie zgodnej z sygnałem zegarowym nadajnika. W układzie regeneracji zegara URZ wytwarzany jest dodatkowo sygnał synchronizujący fz, o częstotliwości n-krotnie większej niż szybkość binarna danych, służący do synchronizowania inwersji sygnału wejściowego przeprowadzonej w inwertorze kluczowanym JK. Tak przetworzony sygnał jest całkowany za czas trwania bitu sygnału wejściowego. Moment zerowania całki jest wyznaczany przednim zboczem sygnału zegarowego fc, gdzie fc = fz/n. Scałkowany sygnał analogowy jest zamieniany w komparatorze KP, na odpowiadający mu sygnał cyfrowy. W takiej postaci jest on podawany do dekodera danych DK, w którym następuje próbkowanie sygnału w momentach wyznaczonych przednim zboczem sygnału zegarowego fc i na wyjściu wy otrzymujemy sygnał danych odbieranych.

Opisany na przykładzie wykonania i zobrazowany na rysunku układ według wynalazku gwaramuje uzyskiwame czutó.ścń rzę^du BE^R=10'^{3 p}rzy Eb No-10-12 dB. Umożliwia transmisję danych w paśmie akustycznym o szerokości od 300 do 3000 Hz, pozwalając odbierać dane zarówno przesyłane przez konwencjonalną komutowaną linię telefoniczną, jak i przez Dr mikrofonowo-glośnikowy konwencjonalnego radiotelefonu.

161 415

Zakład Wydawnictw UP RP. Nakład 90 egz. Comm Ifl non

Claims (1)

1. Zastrzeżenie patentowe

   Układ do odzyskiwania danych z sygnału nadawanego w systemie FFSK, a także PSK, wyposażony w dekoder danych współpracujący z co najmniej jednym filtrem oraz komparatorem, znamienny tym, że na wejściu (we) na filtr dolnoprzepustowy (FDP), którego wyjście jest połączone z pierwszym wejściem inwertora kluczowanego (JK) połączonego szeregowo z pierwszym wejściem układu całkowania (UC) i dalej poprzez komparator (KP) połączone jest z pierwszym wejściem dekodera danych (DK), którego wyjście (wy) stanowi wyjście danych, a równocześnie wyjście tego filtra dolnoprzepustowego (FDP) jest połączone poprzez detektor momentów charakterystycznych (DMCH) z układem regeneracji zegara (URZ), którego pierwsze wyjście jest wyjściem częstotliwości zegarowej fc połączonym zarazem z drugim wejściem dekodera danych (DK), natomiast drugie wyjście tego układu regeneracji jest dołączone do drugiego wejścia inwertora kluczowanego (JK), a jego trzecie wyjście jest połączone z drugim wejściem układu całkowania (UC).