PL204687B1 - Sposób wytwarzania nano-ścieżek - Google Patents

Sposób wytwarzania nano-ścieżek

Info

Publication number
PL204687B1
PL204687B1 PL359838A PL35983803A PL204687B1 PL 204687 B1 PL204687 B1 PL 204687B1 PL 359838 A PL359838 A PL 359838A PL 35983803 A PL35983803 A PL 35983803A PL 204687 B1 PL204687 B1 PL 204687B1
Authority
PL
Poland
Prior art keywords
base layer
layer
nano
protective layer
edge
Prior art date
Application number
PL359838A
Other languages
English (en)
Other versions
PL359838A1 (pl
Inventor
Piotr Grabiec
Michał Zaborowski
Krzysztof Domański
Iwajło Rangełow
Original Assignee
Inst Tech Elektronowej
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inst Tech Elektronowej filed Critical Inst Tech Elektronowej
Priority to PL359838A priority Critical patent/PL204687B1/pl
Priority to EP04460012A priority patent/EP1473760A3/en
Publication of PL359838A1 publication Critical patent/PL359838A1/pl
Publication of PL204687B1 publication Critical patent/PL204687B1/pl

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/69Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/696Process specially adapted to improve the resolution of the mask
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/69Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4088Processes for improving the resolution of the masks

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)

Description

Opis wynalazku
Przedmiotem wynalazku jest sposób wytwarzania nano-ścieżek. Nano-ścieżki o różnych kształtach geometrycznych i submikrometrowej szerokości (aż do rzędu pojedynczych nanometrów), wykorzystywane są jako nano-elementy struktur wytwarzanych dla potrzeb mikro i nanoelektroniki.
Podstawą współczesnej technologii mikroelektronicznej jest opanowanie umiejętności definiowania i wytwarzania na podłożu krzemowym ścieżek o różnym kształcie i o jak najmniejszych rozmiarach. Szczególnie istotny jest przy tym jeden z wymiarów ścieżki to jest jej szerokość. Poziom współczesnych technologii mikroelektronicznych ocenia się według zdolności do wytwarzania ścieżek o okreś lonym rozmiarze. Zdolność ta wynika z zastosowanej technologii definiowania wzoru na powierzchni podłoża. I tak, na przełomie lat 70/80 technologia mikroelektroniczna wykorzystywała dla wytwarzania wzorów technikę fotolitografii tj. naświetlania płytek krzemowych pokrytych warstwą światłoczułej emulsji (tzw. fotorezystu) poprzez maskę szklaną, pokrytą nieprzezroczystą warstwą (np. chromu), w której wytworzony był zaprojektowany wzór. Wzór ten w procesie naświetlania przenoszony był do warstwy światłoczułej. Następnie, w procesie wywoływania usuwano fotorezyst z obszarów naświetlonych (lub, zależnie od rodzaju zastosowanego fotorezystu i rodzaju obróbki - z obszarów nie naświetlonych), po czym poddawano podłoże np. krzemowe, procesowi selektywnej obróbki. W procesie tym powierzchnię krzemu z wytworzoną na niej wcześniej warstwą dwutlenku krzemu, poddawano procesowi trawienia, w wyniku którego w warstwie dwutlenku krzemu wytwarzano wzór ścieżki o okreś lonej szerokoś ci i geometrii.
Technika ta posiadała bardzo istotne ograniczenia. Zjawiska interferencji i dyfrakcji światła występujące ze względu na odległość pomiędzy maską i naświetlaną płytką (tzw. proximity) sprawiały, że można było w ten sposób uzyskać wzór o szerokości nie mniejszej niż ok. 3 mikrometry. Doprowadzenie do zetknięcia płytki z maską pozwalało uzyskać wprawdzie wzory o szerokości nawet poniżej 1 μm (np. 0,6 μm), lecz konsekwencją było szybkie uszkadzanie maski.
Rozwiązaniem tego problemu było wprowadzenie technologii „step-and-repeat, w której pewien fragment wzoru był powiększony typowo 5-cio krotnie a następnie fragment ten był przenoszony w procesie naświetlania, za pomocą układu optycznego wyposażonego w funkcję odpowiedniego zmniejszeniem, na płytkę pokrytą warstwą fotorezystu. Wzór ten obejmował jedynie niewielki fragment płytki krzemowej tak, że uzyskanie pokrycia wzorem na całej powierzchni wymagało po naświetleniu pierwszego fragmentu przesunięcia płytki i naświetlenia obszaru sąsiadującego itd. aż do naświetlenia całej płytki. Technika była udoskonalana w miarę rozwoju mechaniki precyzyjnej, interferometrii laserowej, źródeł światła o coraz to krótszej długości fali i wreszcie dzięki postępowi w dziedzinie technologii wytwarzania masek oraz nowoczesnych fotorezystów. Fotolitografia z wykorzystaniem techniki step-and-repeat i jej odmian pozwala na wytwarzanie w warunkach produkcji masowej wzorów o szerokości 0,15 μm. Obecnie, w najnowszych rozwiązaniach planuje się osiągnięcie wzorów o szerokości 100 nm (0,1 urn). Poziom 100 nm jest jednak granicą, której nie daje się przełamać przy użyciu nawet tak udoskonalonej techniki fotolitografii. Dodatkową barierą w technologii zmniejszania szerokości wzorów jest bariera ekonomiczna. Koszt urządzeń do fotolitografii proximity (ścieżki o szerokości 3 urn) wynosi ok. 100000 USD, urządzenie umożliwiające wytwarzanie wzorów na poziomie 0,35 um kosztuje już ok. 1 - 2 min USD, natomiast najnowsze urządzenia umożliwiające wytwarzanie wzorów o mniejszej szerokości kosztują 5 min USD i więcej (w cenach z r. 2003). Dodatkowym elementem jest tu także niezwykle wysoki koszt utrzymania urządzenia (konserwacja) a także ogromny koszt masek.
Pewnym rozwiązaniem tego problemu jest zastosowanie do wytwarzania takich wzorów wiązki elektronowej. Wiązka taka, sterowana przy użyciu odpowiednich układów elektronicznych w urządzeniu przypominającym mikroskop elektronowy, pozwala na „rysowanie wzorów o szerokości rzędu nawet kilkudziesięciu nanometrów. Wadą tej techniki (tzw. elektrono-litografii) jest jednak bardzo długi czas ekspozycji (obróbka jednej płytki trwa nawet kilka godzin podczas, gdy w urządzeniu optycznym typu wafer stepper czas procesu jest rzędu jednej minuty). Mała szybkość procesu predestynuje go do zastosowań badawczych, natomiast do zastosowań produkcyjnych technika ta się nie kwalifikuje. Ze względu na efekty rozpraszania w materiale fotorezystu wytwarzanie wzorów o szerokości poniżej 50 nm jest trudne a poniżej 20 nm, praktycznie nie osiągalne.
Ze uwagi na zbliżanie się technologii używanych do wielkoseryjnej produkcji mikroprocesorów i pamięci do bariery możliwości stosowanych obecnie technik fotolitografii, prowadzone są obecnie intensywne prace nad technologiami niestandardowymi, umożliwiającymi zejście poniżej bariery 100 nm, przy zadowalającej przepustowości metody. Obecnie opracowywane są techniki wykorzystuPL 204 687 B1 jące bardzo różne zjawiska i procesy. I tak, zamiast oświetlenia maski strumieniem światła rozważa się zastosowanie wiązki jonów (technika jonolitografii) lub odpowiednio przygotowanej rozkolimowaną (szerokiej) wiązki elektronów. Dla zwiększenia szybkości techniki elektrono-wiązkowej (e-beam) opracowuje się urządzenia typu matryc miniaturowych dział elektronowych „rysujących” równolegle wiązką elektronową wzór na powierzchni podłoża. Do najciekawszych spośród opracowywanych technik należą techniki oparte o wykorzystanie mikroostrzy mikrosond AFM (Atomic Force Microscopy mikroskopii sił atomowych). Ostrze takiej mikrosondy precyzyjnie sterowane przy użyciu napędów piezoceramicznych stanowić może źródło emisji elektronów oddziaływujących lokalnie na powierzchnię obrabianej próbki, zmieniając jej strukturę (np. lokalnie utleniając powierzchnie).
Z kolei w innym nowatorskim rozwią zaniu ostrze mikroskopu AFM wciskane jest w powierzchnię miękkiego polimeru pokrywającego płytkę krzemową, wytwarzając w ten sposób wzór na powierzchni. W obydwu ostatnich rozwiązaniach, dla uzyskania wymaganej szybkości procesu niezbędne jest multiplikowanie ilości ostrzy w sondzie. Zadanie to jest niezwykle trudne i jak dotychczas, żadne z wymienionych rozwiązań nie zostało uznane za satysfakcjonujące. Ocenia się, że za pomocą znanych dotychczas technik możliwe jest wytwarzanie wzorów o szerokości rzędu do 10 nm, a pokonanie tej granicy wydaje się niemożliwe.
Z opisu patentowego US4.083.098 znany jest sposób wytwarzania położ onych blisko siebie elektrod przyrządów CCD. Odstępy między tymi elektrodami uzyskuje się przez utlenienie lub inną obróbkę bocznych ścian pasków poli-Si. Za pomocą tej obróbki materiał warstwy ulega lokalnie przekształceniu w postać odporną na chemiczne trawienie materiału warstwy w następnym kroku. W wyniku czego pozostają jedynie wąskie nieprzewodzące ścieżki. Z opisu patentowego US4.460413 znany jest sposób wytwarzania tranzystorów z wąską bramką poli-Si. Bramki o małej szerokości uzyskuje się przez wąskie ścieżki tlenku aluminium powstałego na skutek utleniania bocznych ścian pasków Al, wcześniej wytworzonych za pomocą fotolitografii.
Celem wynalazku jest opracowanie sposobu wytwarzania w strukturach wzorów w postaci nano-ścieżek o szerokości submikronowej, nawet rzędu 1 nm.
Sposób według wynalazku polega na tym, że na podłoże nanosi się warstwę podstawową stanowiącą materiał wyjściowy przyszłej nano-ścieżki, następnie warstwę tę pokrywa się warstwą ochronną a później w obydwu warstwach definiuje się obszar, którego krawędź wyznacza położenie przyszłych nano-ścieżek i odsłania się krawędź warstwy podstawowej. W sposobie tym, warstwę ochronną można wytwarzać na warstwie podstawowej, którą stanowi nisko usieciowany polimer, a odsłoniętą po wyznaczeniu kształtu przyszłych nano-ścieżek krawę dź warstwy podstawowej poddaje się usieciowaniu na drodze polimeryzacji. Warstwę ochronną można wytwarzać na warstwie podstawowej, którą stanowi monomer, a odsłoniętą po wyznaczeniu kształtu przyszłych nano-ścieżek krawędź warstwy podstawowej poddaje się usieciowaniu na drodze polimeryzacji. Warstwę ochronną można wytwarzać na warstwie podstawowej w postaci polimeru, a odsłoniętą po wyznaczeniu kształtu przyszłych nano-ścieżek krawędź warstwy podstawowej poddaje się procesowi usieciowania na drodze polikondensacji. Warstwę ochronną można wytwarzać na warstwie podstawowej w postaci monomeru, a odsłoniętą po wyznaczeniu kształtu przyszłych nano-ścieżek krawędź warstwy podstawowej poddaje się procesowi usieciowania na drodze polikondensacji. Usuwanie warstwy ochronnej oraz nie przekształconej warstwy podstawowej można prowadzić za pomocą trawienia, sublimacji lub rozpuszczania w rozpuszczalniku.
Wynalazek zostanie bliżej objaśniony na przykładzie wykonania pokazanym na rysunku.
Fig. 1. pokazuje przekrój struktury zawierający podłoże krzemowe po nałożeniu warstwy podstawowej i warstwy ochronnej. Na Fig. 2. pokazano strukturę po zdefiniowaniu przebiegu przyszłej ścieżki z widoczną odkrytą krawędzią warstwy podstawowej. Fig. 3. przedstawia przekrój struktury po zdefiniowaniu przebiegu przyszłej ścieżki. Fig. 4. przedstawia przekrój struktury po przekształceniu obszaru przy-krawędziowego warstwy podstawowej za pomocą procesu fizycznego lub chemicznego. Natomiast na Fig. 5. pokazano widok nano-ścieżki struktury po usunięciu warstwy ochronnej i nie przekształconych obszarów warstwy podstawowej.
Na powierzchni podłoża 1, 2 należy zatem w pierwszej kolejności wytworzyć cienką warstwę podstawową 3, która będzie podlegała modyfikacji właściwości krawędzi, a następnie należy wytworzyć w tej warstwie lub na niej warstwę ochronną 4 nie podlegającą procesowi modyfikacji. Ważne jest również, aby powierzchnia podłoża 2, na której osadzone są te warstwy nie ulegała procesowi modyfikacji lub ulegała mu w nieznacznym stopniu. Podłoże z wytworzoną warstwą podstawową i warstwą ochronną poddaje się procesowi klasycznej fotolitografii (np. proximity lub z użyciem techniki wafer
PL 204 687 B1 stepper) wytwarzając w niej wzór określający przebieg wytwarzanej ścieżki lecz nie jej szerokość. Następnie warstwę podstawową podwójną poddaje się procesowi trawienia w ten sposób, aby wytrawiona krawędź 5 była jak najbardziej prostopadła do powierzchni podłoża 1. Tak przygotowaną strukturę poddaje się oddziaływaniu czynnika, który w sposób kontrolowany przekształca warstwę podstawową 3 z tym, że jej przemiana postępuje od krawędzi w głąb. Warstwa ochronna 4 chroni powierzchnię warstwy podstawowej 3 przed oddziaływaniem czynnika powodującego proces przemiany tak, iż przemianie ulega wyłącznie obszar przy-krawędziowy warstwy podstawowej 3. Wynikająca z warunków procesu szybkość procesu przemiany oraz czas, w którym proces jest prowadzony w precyzyjny sposób określają szerokość przekształcanego obszaru 7 warstwy 3, a w efekcie - szerokość wytwarzanej ścieżki. Następnie strukturę poddaje się procesowi usuwania warstwy ochronnej 4 i nieprzekształconego obszaru warstwy 3. Na powierzchni podłoża pozostaje przy-krawędziowa część warstwy podstawowej przetworzona w wyniku przeprowadzonego procesu fizykochemicznego.
W szczególnym przypadku rolę warstwy podstawowej 3 peł nił a warstwa nisko usieciowanego polimeru nakładana w niskiej temperaturze metodą rozwirowania na podłoże. Materiałem warstwy podstawowej były pochodne poli-izoprenu. Następnie na warstwę tą nałożono, warstwę ochronną 4. Warstwą tą była osadzana przy użyciu technik niskotemperaturowych warstwa nieorganiczna rozpylana warstwa dwutlenku krzemu (może to być również nanoszona techniką rozwirowania warstwa polimerowa ale o właściwościach odmiennych niż warstwa podstawowa, to znaczy nie wrażliwa na zastosowany w dalszym kroku czynnik sieciujący). Następnie, przy użyciu konwencjonalnej techniki litograficznej oraz trawienia plazmowego zdefiniowany został w wytworzonej warstwie podwójnej kształt przebiegu przyszłych ścieżek. W rezultacie tak przeprowadzonych zabiegów na powierzchni podłoża powstała struktura warstwowa, w której górna powierzchnia warstwy podstawowej 3 jest chroniona warstwą 4, podczas gdy jej krawędź boczna 5 jest odkryta. Strukturę tą poddano następnie oddziaływaniu czynnika powodującego usieciowanie polimeru warstwy podstawowej, w przykładzie gazowy związek siarki. Powoduje to, że obszar krawędziowy warstwy podstawowej ulega przemianie polimeryzacji, a jej zasięg w głąb warstwy podstawowej będzie uzależniony od warunków procesu, w tym przede wszystkim od czasu. W nastę pnym kroku usunię to warstwę ochronną - poprzez trawienie w roztworze kwasu fluorowodorowego oraz usunięto nie spolimeryzowaną warstwę podstawową poprzez rozpuszczenie jej w rozpuszczalniku. W wyniku tych operacji uzyskujemy wytworzony w polimerze wzór ścieżki o szerokości wynikającej z warunków i czasu przeprowadzonego procesu. Jako materiał warstwy podstawowej w schemacie tym można zastosować również mieszaninę żywicy nowolakowej z czynnikiem sieciującym wrażliwym na parę wodną (keten) a następnie, po otwarciu dostępu do krawędzi 5 należy poddać strukturę oddziaływaniu atmosfery zawierającej parę wodną.
W końcowej operacji należy usunąć np. poprzez rozpuszczenie w rozpuszczalniku nie usieciowane obszary monomeru, pozostawiając wytworzone ścieżki 8.

Claims (7)

  1. Zastrzeżenia patentowe
    1. Sposób wytwarzania nano-ścieżek, w którym na podłoże nanosi się warstwę podstawową stanowiącą materiał wyjściowy przyszłej nano-ścieżki, następnie warstwę tę pokrywa się warstwą ochronną a później w obydwu warstwach definiuje się obszar, którego krawędź wyznacza położenie przyszłych nano-ścieżek i odsłania się krawędź warstwy podstawowej, znamienny tym, że na warstwę podstawową (3) w postaci nisko usieciowanego polimeru nakłada się warstwę ochronną (4), a odsłoniętą po wyznaczeniu kształtu przyszłych nano-ścieżek krawędź (5) warstwy podstawowej (3) poddaje się usieciowaniu na drodze polimeryzacji.
  2. 2. Sposób wytwarzania nano-ścieżek, według zastrz. 1, znamienny tym, że na podłoże nanosi się warstwę podstawową (3) w postaci monomeru, a później odsłoniętą po wyznaczeniu kształtu przyszłych nano-ścieżek krawędź (5) warstwy podstawowej (3) poddaje się procesowi usieciowania na drodze polimeryzacji.
  3. 3. Sposób według zastrz. 1, znamienny tym, że na podłoże nanosi się warstwę podstawową (3) w postaci polimeru, a później odsł onię tą po wyznaczeniu kształtu przyszł ych nano-ś cieżek krawęd ź (5) warstwy podstawowej (3) poddaje się procesowi usieciowania na drodze polikondensacji.
  4. 4. Sposób według zastrz. 1, znamienny tym, że na podłoże nanosi się warstwę podstawową (3) w postaci monomeru, a póź niej odsł onię tą po wyznaczeniu kształtu przyszłych nano-ścież ek krawęd ź (5) warstwy podstawowej (3) poddaje się procesowi usieciowania na drodze polikondensacji.
    PL 204 687 B1
  5. 5. Sposób według zastrz. 1, 2, 3, 4, znamienny tym, że usuwanie warstwy ochronnej (4) oraz nie przekształconej warstwy podstawowej (3) prowadzi się za pomocą trawienia.
  6. 6. Sposób według zastrz. 1, 2, 3, 4, znamienny tym, że usuwanie warstwy ochronnej (4) oraz nie przekształconej warstwy podstawowej (3) prowadzi się za pomocą sublimacji.
  7. 7. Sposób według zastrz. 1, 2, 3, 4, znamienny tym, że usuwanie warstwy ochronnej (4) oraz nie przekształconej warstwy podstawowej (3) prowadzi się w rozpuszczalniku.
PL359838A 2003-04-24 2003-04-24 Sposób wytwarzania nano-ścieżek PL204687B1 (pl)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PL359838A PL204687B1 (pl) 2003-04-24 2003-04-24 Sposób wytwarzania nano-ścieżek
EP04460012A EP1473760A3 (en) 2003-04-24 2004-04-23 Technique for nano-lines fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL359838A PL204687B1 (pl) 2003-04-24 2003-04-24 Sposób wytwarzania nano-ścieżek

Publications (2)

Publication Number Publication Date
PL359838A1 PL359838A1 (pl) 2004-11-02
PL204687B1 true PL204687B1 (pl) 2010-02-26

Family

ID=32986094

Family Applications (1)

Application Number Title Priority Date Filing Date
PL359838A PL204687B1 (pl) 2003-04-24 2003-04-24 Sposób wytwarzania nano-ścieżek

Country Status (2)

Country Link
EP (1) EP1473760A3 (pl)
PL (1) PL204687B1 (pl)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1527894A (en) * 1975-10-15 1978-10-11 Mullard Ltd Methods of manufacturing electronic devices
NL188432C (nl) * 1980-12-26 1992-06-16 Nippon Telegraph & Telephone Werkwijze voor het vervaardigen van een mosfet.
JP3462485B2 (ja) * 2001-07-19 2003-11-05 株式会社半導体先端テクノロジーズ 微細レジストパターンの形成方法

Also Published As

Publication number Publication date
EP1473760A2 (en) 2004-11-03
EP1473760A3 (en) 2006-03-29
PL359838A1 (pl) 2004-11-02

Similar Documents

Publication Publication Date Title
US8636914B2 (en) Method of forming pattern
JP5264237B2 (ja) ナノ構造体およびナノ構造体の製造方法
US8551566B2 (en) Directed material assembly
KR100891247B1 (ko) 반도체 소자의 패턴 형성 방법
US9666443B2 (en) Methods for providing lithography features on a substrate by self-assembly of block copolymers
KR100590575B1 (ko) 새로운 물질을 이용한 전자빔 리소그래피 방법
KR20200118119A (ko) 재료의 패터닝된 층을 형성하기 위한 방법 및 장치
KR100895406B1 (ko) 반도체 소자의 형성 방법
US5925578A (en) Method for forming fine patterns of a semiconductor device
US20100266965A1 (en) Etch-Enhanced Technique for Lift-Off Patterning
US20150309414A1 (en) Method and tool of lithography
CN103000497B (zh) 形成刻蚀掩膜的方法
PL204687B1 (pl) Sposób wytwarzania nano-ścieżek
US20100081065A1 (en) Photomask and method of fabricating a photomask
US9841674B2 (en) Patterning method, and template for nanoimprint and producing method thereof
US9081274B2 (en) Pattern forming method
US20050221202A1 (en) Wavelength filtering in nanolithography
KR100670835B1 (ko) 나노임프린트 몰드 제작 방법
KR100869546B1 (ko) 원자 힘 현미경 리소그래피 기술을 이용한 박막 패턴 제작방법
US12306540B2 (en) Two-dimensional (2D) patterns using multiple exposures of one-dimensional (1D) photolithography masks or holographic interference lithography
KR101051163B1 (ko) 반도체 소자의 패턴 형성 방법
PL199400B1 (pl) Sposób wytwarzania stempla dla nanolitograficznego odciskania wzoru
US20050244758A1 (en) Manufacturing method for molecular rulers
JP2001201627A (ja) 回折素子の製造方法
KR20090001075A (ko) 임프린트용 스탬프 및 이를 이용한 반도체 소자의 패턴형성 방법