PL228465B1 - Układ zasilania cyfrowych bramek, zwłaszcza złozonych z komplementarnych par tranzystorów bipolarnych - Google Patents

Description

(21) Numer zgłoszenia: 413719 (®1) Int.CI.

H02M 3/08 (2006.01) G05F 1/613 (2006.01)

Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia: 28.08.2015

Układ zasilania cyfrowych bramek, zwłaszcza złożonych z komplementarnych par tranzystorów bipolarnych

(43) Zgłoszenie ogłoszono:	(73) Uprawniony z patentu:
13.03.2017 BUP 06/17	POLITECHNIKA WARSZAWSKA, Warszawa, PL
(45) O udzieleniu patentu ogłoszono:	(72) Twórca(y) wynalazku:
30.03.2018 WUP 03/18	WIESŁAW KUŹMICZ, Warszawa, PL

m co oo

CM

CM

Q_

PL 228 465 B1

Opis wynalazku

Przedmiotem wynalazku jest układ zasilania cyfrowych bramek, zwłaszcza złożonych z komplementarnych par tranzystorów bipolarnych, także kombinacji bramek, zwłaszcza bramek cyfrowych CMOS, w których p-kanałowe tranzystory MOS zastąpione są bipolarnymi tranzystorami pnp, a n-kanałowe tranzystory MOS zastąpione są bipolarnymi tranzystorami npn.

Znany jest układ zasilania bramek cyfrowych, który stanowi źródło napięcia stałego o wartości niezależnej od temperatury, podłączone pomiędzy dodatnim i ujemnym węzłem zasilania bramek.

Bramki cyfrowe złożone z komplementarnych par tranzystorów bipolarnych npn i pnp, o schematach takich samych, jak powszechnie stosowane statyczne bramki cyfrowe CMOS, tj. bramki, w których p-kanałowe tranzystory MOS zastąpione są bipolarnymi tranzystorami pnp, a n-kanałowe tranzystory MOS zastąpione są bipolarnymi tranzystorami npn nigdy nie były w praktyce wykorzystywane, bowiem ich fundamentalną wadą jest brak stabilności temperaturowej. Prąd kolektora tranzystora bipolarnego przy ustalonych napięciach na złączach emiter-baza i kolektor-baza wykładniczo wzrasta ze wzrostem temperatury, co powoduje, że bramki cyfrowe złożone z komplementarnych par tranzystorów bipolarnych npn i pnp miałyby przy stałym napięciu zasilania i stałym napięciu sygnałów logicznych zera i jedynki pobór prądu drastycznie zmieniający się z temperaturą, czemu towarzyszyłyby drastyczne zmiany ich parametrów, w szczególności czasów propagacji sygnałów. Żadna technologia wytwarzania nie jest w stanie zmienić tej fundamentalnej właściwości tranzystora bipolarnego - bardzo silnej, wykładniczej zależności wartości prądu kolektora od temperatury.

Celem wynalazku jest zapewnienie poprzez sposób zasilania bipolarnych bramek cyfrowych zbudowanych z komplementarnych par tranzystorów npn i pnp prawidłowej i stabilnej pracy tych bramek w szerokim zakresie temperatur oraz umożliwienie prostej regulacji czasów propagacji sygnału w bramkach i pobieranej przez nie mocy.

Istota rozwiązania według wynalazku polega na tym, że pomiędzy węzłem ujemnym zasilania kombinacji cyfrowych bramek złożonych z komplementarnych par tranzystorów bipolarnych, a węzłem dodatnim włączony jest tranzystor bipolarny w układzie diodowym i gałąź złożona ze źródła zasilania i szeregowo z nim połączonego elementu rezystywnego, którego druga końcówka połączona jest z dodatnim węzłem zasilania. Tranzystor bipolarny może być tranzystorem typu npn lub tranzystorem typu pnp, a elementem rezystywnym może być rezystor, a także może być n-kanałowy tranzystor MOS.

Pomiędzy węzłem ujemnym (0) zasilania kombinacji cyfrowych bramek złożonych z komplementarnych par tranzystorów bipolarnych, a węzłem dodatnim włączona jest dioda spolaryzowana w kierunku przewodzenia i gałąź złożona ze źródła zasilania i szeregowo z nim połączonego elementu rezystywnego, którego druga końcówka połączona jest z dodatnim węzłem zasilania. Elementem rezystywnym może być rezystor. Elementem rezystywnym może być n-kanałowy tranzystor MOS.

Wynalazek zapewnia stabilną pracę tych bramek w szerokim zakresie temperatur, a także umożliwia łatwą regulację czasów propagacji sygnału w bramkach oraz ich poboru mocy.

Przedmiot wynalazku jest przedstawiony w przykładach wykonania na rysunku, na którym fig. 1 przedstawia układ zasilania złożony z tranzystora bipolarnego npn w połączeniu diodowym i rezystora, fig. 2 przedstawia układ zasilania złożony z tranzystora bipolarnego pnp w połączeniu diodowym i rezystora, fig. 3 przedstawia układ zasilania złożony z diody i rezystora, fig. 4 przedstawia układ zasilania złożony z tranzystora bipolarnego npn w połączeniu diodowym oraz n-kanałowego tranzystora MOS, fig. 5 przedstawia układ zasilania złożony z tranzystora bipolarnego pnp w połączeniu diodowym oraz n-kanałowego tranzystora MOS, fig. 6 przedstawia układ zasilania złożony z diody oraz n-kanałowego tranzystora MOS, fig. 7 przedstawia pojedynczą bramkę NOT, zasilaną układem złożonym z tranzystora bipolarnego npn w połączeniu diodowym oraz rezystora, fig. 8 przedstawia pojedynczą bramkę NAND zasilaną układem złożonym z tranzystora bipolarnego npn w połączeniu diodowym i rezystora, a fig. 9 - pojedynczą bramkę NOR, zasilaną układem złożonym z tranzystora bipolarnego npn w połączeniu diodowym oraz rezystora.

Jak to przedstawione jest na fig. 1 między dodatnim węzłem zasilania Ucc i ujemnym węzłem zasilania 0 kombinacji cyfrowych bramek złożonych z komplementarnych par tranzystorów bipolarnych B włączony jest tranzystor bipolarny npn w połączeniu diodowym D oraz połączone szeregowo źródło zasilania Z i rezystor R.

Jak to przedstawione jest na fig. 2 między dodatnim węzłem zasilania Ucc i ujemnym węzłem zasilania 0 kombinacji cyfrowych bramek złożonych z komplementarnych par tranzystorów bipolarnych

PL 228 465 B1

B włączony jest tranzystor bipolarny npn w połączeniu diodowym D oraz połączone szeregowo źródło zasilania Z i rezystor R.

Jak to przedstawione jest na fig. 3 między dodatnim węzłem zasilania Ucc i ujemnym węzłem zasilania 0 kombinacji cyfrowych bramek złożonych z komplementarnych par tranzystorów bipolarnych B włączona jest dioda D1 oraz połączone szeregowo źródło zasilania Z i rezystor R.

Fig. 4 przedstawia kombinację cyfrowych bramek złożonych z komplementarnych par tranzystorów bipolarnych B, która ma między dodatnim węzłem zasilania Ucc i ujemnym węzłem zasilania 0 włączony tranzystor bipolarny npn w połączeniu diodowym D oraz połączone szeregowo źródło zasilania Z i n-kanałowy tranzystor MOS TM, którego bramka połączona jest ze źródłem napięcia sterującego Ust.

Fig. 5 przedstawia kombinację cyfrowych bramek złożonych z komplementarnych par tranzystorów bipolarnych B, która ma między dodatnim węzłem zasilania Ucc i ujemnym węzłem zasilania 0 włączony tranzystor bipolarny pnp w połączeniu diodowym D oraz połączone szeregowo źródło zasilania Z i n-kanałowy tranzystor MOS TM, którego bramka połączona jest ze źródłem napięcia sterującego Ust.

Fig. 6 przedstawia kombinację cyfrowych bramek złożonych z komplementarnych par tranzystorów bipolarnych B, która ma między dodatnim węzłem zasilania Ucc i ujemnym węzłem zasilania 0 włączoną diodę D1 oraz połączone szeregowo źródło zasilania Z i n-kanałowy tranzystor MOS TM, którego bramka połączona jest ze źródłem napięcia sterującego Ust.

W układzie przedstawionym na Fig. 7, zasilana jest pojedyncza bramka NOT, mająca tranzystory bipolarne npn i pnp połączone kolektorami oraz bazami. Emiter tranzystora npn połączony z ujemnym węzłem zasilania bramki 0, emiter tranzystora pnp połączony dodatnim węzłem zasilania bramki Ucc. Wejściem bramki są połączone ze sobą bazy tranzystorów, a wyjściem bramki są połączone ze sobą kolektory tranzystorów. Między dodatnim węzłem zasilania bramki Ucc i ujemnym węzłem zasilania bramki 0 włączony jest tranzystor bipolarny npn, którego kolektor i baza są połączone z dodatnim węzłem zasilania bramki Ucc, emiter jest połączony z ujemnym węzłem zasilania bramki 0, a między dodatnim węzłem zasilania bramki Ucc i ujemnym węzłem zasilania bramki 0 włączone są szeregowo źródło zasilania Z i rezystor R.

W układzie przedstawionym na Fig. 8 zasilana jest pojedyncza dwuwejściowa bramka NAND, mająca dwa tranzystory bipolarne npn połączone szeregowo w ten sposób, że emiter dolnego tranzystora jest połączony z ujemnym węzłem zasilania bramki 0, kolektor tego tranzystora jest połączony z emiterem górnego tranzystora npn, oraz dwa tranzystory pnp, których emitery i kolektory są połączone ze sobą. Kolektor górnego tranzystora npn jest połączony z oboma kolektorami tranzystorów pnp, emitery obu tranzystorów pnp połączone są z dodatnim węzłem zasilania bramki Ucc, wejściami bramki są połączone ze sobą bazy par tranzystorów npn i pnp, wyjściem bramki są połączone ze sobą kolektory tranzystorów pnp oraz górnego tranzystora npn. Między dodatnim węzłem zasilania bramki Ucc i ujemnym węzłem zasilania bramki 0 włączony jest tranzystor bipolarny npn, którego kolektor i baza są połączone z dodatnim węzłem zasilania bramki Ucc, emiter jest połączony z ujemnym węzłem zasilania bramki 0, a między dodatnim węzłem zasilania bramki i ujemnym węzłem zasilania bramki włączone są szeregowo źródło zasilania Z i rezystor R.

W układzie przedstawionym na Fig. 8 zasilana jest pojedyncza dwuwejściowa bramka NAND, mająca dwa tranzystory bipolarne npn połączone szeregowo w ten sposób, że emiter dolnego tranzystora jest połączony z ujemnym węzłem zasilania bramki 0, kolektor tego tranzystora jest połączony z emiterem górnego tranzystora npn, oraz dwa tranzystory pnp, których emitery i kolektory są połączone ze sobą. Kolektor górnego tranzystora npn jest połączony z oboma kolektorami tranzystorów pnp, emitery obu tranzystorów pnp połączone są z dodatnim węzłem zasilania bramki Ucc, wejściami bramki są połączone ze sobą bazy par tranzystorów npn i pnp, wyjściem bramki są połączone ze sobą kolektory tranzystorów pnp oraz górnego tranzystora npn. Między dodatnim węzłem zasilania bramki Ucc i ujemnym węzłem zasilania bramki 0 włączony jest tranzystor bipolarny npn TBN, którego kolektor i baza są połączone z dodatnim węzłem zasilania bramki Ucc, emiter jest połączony z ujemnym węzłem zasilania bramki 0, a między dodatnim węzłem zasilania bramki i ujemnym węzłem zasilania bramki włączone są szeregowo źródło zasilania Z i rezystor R.

W układzie przedstawionym na Fig. 9 zasilana jest pojedyncza dwuwejściowa bramka NOR, mająca dwa tranzystory bipolarne pnp połączone szeregowo w ten sposób, że emiter górnego tranzystora jest połączony z dodatnim węzłem zasilania bramki Ucc, kolektor tego tranzystora jest połączony z emiterem dolnego tranzystora pnp, oraz dwa tranzystory npn, których emitery i kolektory są połączone ze sobą. Kolektor dolnego tranzystora pnp jest połączony z oboma kolektorami tranzystorów npn, emitery obu tranzystorów npn połączone są. z ujemnym węzłem zasilania bramki 0. Wejściami A, B bramki są

PL 228 465 B1 połączone ze sobą bazy par tranzystorów npn i pnp. Wyjściem W bramki są połączone ze sobą kolektory tranzystorów npn oraz dolnego tranzystora pnp. Między dodatnim węzłem zasilania bramki Ucc ujemnym węzłem zasilania bramki 0 włączony jest tranzystor bipolarny npn TBN, którego kolektor i baza są połączone z dodatnim węzłem zasilania bramki Ucc, emiter jest połączony z ujemnym węzłem zasilania bramki 0, a między dodatnim węzłem zasilania bramki i ujemnym węzłem zasilania bramki włączone są szeregowo źródło zasilania Z i rezystor R.

Napięcie zasilania bramek, a także kombinacji bramek pobierane jest jako spadek napięcia na elemencie pełniącym funkcję diody spolaryzowanej w kierunku przewodzenia, takim jak tranzystor bipolarny w połączeniu diodowym tzn. kolektor zwarty z bazą, który znajduje się w tej samej lub bardzo zbliżonej temperaturze, co tranzystory bramek cyfrowych, i przez który wymuszany jest przepływ prądu o dobrze kontrolowanej wartości. Zapewnienie jednakowej lub prawie jednakowej temperatury tranzystora w połączeniu diodowym oraz tranzystorów bramek jest możliwe do zrealizowania w układzie scalonym przez usytuowanie tranzystora w połączeniu diodowym w bezpośrednim sąsiedztwie zasilanych bramek. Prąd wymuszany w tranzystorze w połączeniu diodowym D pochodzi ze źródła napięcia zasilania, w szereg z którym włączony jest element rezystywny, co jest przedstawione na fig. 1, fig. 2, fig. 3. Element ten to rezystor o odpowiednio dobranej rezystancji lub element czynny, taki jak tranzystor MOS, co jest przedstawione na fig. 4, fig. 5, fig. 6. Jeżeli temperatura tranzystorów w bramkach i tranzystora w połączeniu diodowym jest taka sama, a prąd płynący przez ten tranzystor ma niezależną lub mało zależną od temperatury wartość, to spadek napięcia na tranzystorze w połączeniu diodowym, a zatem i napięcie zasilania bramek, maleje ze wzrostem temperatury w taki sposób, że pobór prądu przez bramki nie zmienia się ze zmianami temperatury lub co najwyżej zmienia się w dopuszczalnych granicach.

Dodatkowo, jeżeli element rezystywny jest elementem czynnym, takim jak tranzystor MOS, to istnieje możliwość sterowania prądem płynącym ze źródła zasilania poprzez zmianę wartości napięcia polaryzującego elektrodę sterującą elementu czynnego, taką jak bramka tranzystora MOS. Daje to możliwość regulacji w pracującym układzie cyfrowym jego napięcia zasilania, poboru prądu oraz czasów propagacji sygnału w bramkach. Roli elementu rezystywnego nie może pełnić tranzystor bipolarny, ponieważ w tym przypadku prąd wymuszany przez ten tranzystor wykazywałby silną zależność od temperatury.

Claims (10)

1. Zastrzeżenia patentowe

   1. Układ zasilania cyfrowych bramek zwłaszcza złożonych z komplementarnych par tranzystorów bipolarnych, także kombinacji bramek, zawierający źródło zasilania włączone między dodatnim a ujemnym węzłem zasilania, znamienny tym, że pomiędzy węzłem ujemnym (0) zasilania kombinacji cyfrowych bramek złożonych z komplementarnych par tranzystorów bipolarnych (B), a węzłem dodatnim (Ucc) włączony jest tranzystor bipolarny w układzie diodowym (TBN, TBP) i gałąź złożona ze źródła zasilania (Z) i szeregowo z nim połączonego elementu rezystywnego (R, TM), którego druga końcówka połączona jest z dodatnim węzłem zasilania (Ucc).
2. 2. Układ zasilania według zastrz. 1, znamienny tym, że tranzystor bipolarny (TBN, TBP) jest tranzystorem typu npn (TBN).
3. 3. Układ zasilania według zastrz. 1, znamienny tym, że tranzystor bipolarny (TBN, TBP) jest tranzystorem typu pnp (TBP).
4. 4. Układ zasilania według zastrz. 2, znamienny tym, że elementem rezystywnym (R, TM) jest rezystor (R).
5. 5. Układ zasilania według zastrz. 3, znamienny tym, że elementem rezystywnym (R, TM) jest rezystor (R).
6. 6. Układ zasilania według zastrz. 2, znamienny tym, że elementem rezystywnym (R, TM) jest n-kanałowy tranzystor MOS (TM).
7. 7. Układ zasilania według zastrz. 3, znamienny tym, że elementem rezystywnym (R, TM) jest n-kanałowy tranzystor MOS (TM).
8. 8. Układ zasilania cyfrowych bramek zwłaszcza złożonych z komplementarnych par tranzystorów bipolarnych, także kombinacji bramek zawierający źródło zasilania włączone między dodatnim a ujemnym węzłem zasilania, znamienny tym, że pomiędzy węzłem ujemnym (0) zasilania kombinacji cyfrowych bramek złożonych z komplementarnych par tranzystorów bipolarnych (B), a węzłem dodatnim (Ucc) włączona jest dioda spolaryzowana w kierunku przewodzenia

   PL 228 465 Β1 (D1) i gałąź złożona ze źródła zasilania (Z) i szeregowo z nim połączonego elementu rezystywnego (R, TM), którego druga końcówka połączona jest z dodatnim węzłem zasilania (Ucc).
9. 9. Układ zasilania według zastrz. 8, znamienny tym, że elementem rezystywnym (R, TM) jest rezystor (R).
10. 10. Układ zasilania według zastrz. 8, znamienny tym, że elementem rezystywnym (R, TM) jest n-kanałowy tranzystor MOS (TM).

    Rysunki