PL228961B1 - Hybrydowy przetwornik wartości skutecznej - Google Patents

Description

Opis wynalazku

Przedmiotem wynalazku jest hybrydowy przetwornik wartości skutecznej znajdujący zastosowanie do pomiaru wartości skutecznej sygnałów odkształconych.

Dotychczas znane są z literatury Kitchin Ch, Counts L.: RMS to DC Conversion Application Guide przetworniki wartości skutecznej na sygnał stały, wykonane z analogowego układu przetwarzania nieliniowego i układu uśredniającego. Niedogodnością powyższych układów, jest mała dynamika amplitudowa przetwarzanych sygnałów.

Znane są przetworniki wartości skutecznej na sygnał stały, których dynamika amplitudowa przetwarzanych sygnałów jest większa, niż w poprzednim rozwiązaniu (Rozprawa doktorska: Pilśniak A. Badanie właściwości wewnętrznie nieliniowych układów inercyjnych z potęgową funkcją przetwarzania), uzyskuje się powyższy efekt na skutek włączenia w obwód sprzężenia zwrotnego (pomiędzy układ uśredniający, a układ dzielący) analogowego układu linearyzującego oraz wprowadzeniu na wyjściu analogowego układu nieliniowego o charakterystyce ekspanderowej. Niedogodnością przedstawionego rozwiązania jest stosowanie dużej liczby analogowych układów przetwarzania nieliniowego, które cechuje niska dokładność.

Znany jest także przetwornik przedstawiony w amerykańskim opisie patentowym numer US 20140233288, który w swoim działaniu wykorzystuje dodatkowe bloki przetwarzania nieliniowego: f(w) jako funkcja nieliniowa oraz h(w) jako funkcja linearyzująca, przy czym dodatkowo na wyjściu znajduje się układ pierwiastkujący. Rozwiązanie to pozwala uzyskać większą dynamikę przetwarzanych amplitud, co prowadzi do zmniejszenia błędów na początku zakresu przetwarzania.

Ponadto istnieje grupa przetworników wartości skutecznej, przedstawiona w amerykańskim opisie patentowym US6392402, która sygnał wejściowy przetwarza bezpośrednio na postać cyfrową. Obliczanie wartości skutecznej odbywa się wyłącznie na drodze cyfrowej, przy wykorzystaniu szybkiego procesora DSP lub struktury PLD.

Niedogodnością rozwiązania jest wąski zakres częstotliwościowy przetwarzanych sygnałów, przy ograniczonej rozdzielczości napięciowej.

Celem wynalazku jest wyeliminowanie powyższych niedogodności oraz zmniejszenie błędu przetwarzania dla małych wartości sygnału mierzonego. Jest to właściwość istotna metrologicznie, ze względu na największy wpływ zakłóceń w tym obszarze pomiarowym.

Hybrydowy przetwornik wartości skutecznej charakteryzuje się tym, że zawiera analogowy układ mnożąco-dzielący połączony z filtrem dolnoprzepustowym, do którego dołączony jest poprzez przetwornik analogowo-cyfrowy blok cyfrowej korekcji nieliniowości, który dołączony jest do wejścia dzielącego układu mnożąco-dzielącego poprzez przetwornik cyfrowo-analogowy, przy czym do bloku cyfrowej korekcji nieliniowości dołączone jest wyjście cyfrowe przetwornika.

Konstrukcja hybrydowego przetwornika wartości skutecznej według wynalazku łączy zalety analogowego przetwornika RMS-DC z dzielącym sprzężeniem zwrotnym oraz przetwornika próbkującego. Pozwala zatem na przetwarzanie szerokiego pasma częstotliwościowego oraz zmniejszenie wartości błędów przetwarzania dla małych wartości sygnału mierzonego. Część cyfrowa urządzenia pozwala ograniczyć liczbę nieliniowych układów analogowych do przetwarzania wyłącznie sygnałów zmiennych. Dzięki temu uzyskuje się ograniczenie błędów przetwarzania przez część analogową. Pomiar sygnału stałego z wyjścia filtru, umożliwia zastosowanie dokładnych, jednak wolnych przetworników analogowocyfrowych oraz układu cyfrowej korekcji nieliniowości o stosunkowo małej mocy obliczeniowej. Cyfrowe przetwarzanie pozwala na zaprogramowanie dowolnych potęg z wartości sygnału uzyskanego z przetwornika analogowo-cyfrowego oraz dodatkową korekcję błędów przetwarzania układów analogowych.

Przedmiot wynalazku pokazano w przykładowym wykonaniu na rysunku, który przedstawia schemat blokowy hybrydowego przetwornika wartości skutecznej.

Hybrydowy przetwornik wartości skutecznej zawiera analogowy układ mnożąco-dzielący 1 połączony z filtrem dolnoprzepustowym 2, do którego dołączony jest, poprzez przetwornik analogowocyfrowy 3, blok cyfrowej korekcji nieliniowości 5, który dołączony jest do wejścia dzielącego 1a układu mnożąco-dzielącego 1 poprzez przetwornik cyfrowo-analogowy 4, przy czym do bloku cyfrowej korekcji nieliniowości 5 dołączone jest wyjście cyfrowe przetwornika 6.

Proces pomiaru polega na tym, że sygnał mierzony x(t) przekazuje się na wejście układu mnożąco-dzielącego 1, gdzie jego amplituda wyjściowa proporcjonalna jest do kwadratu sygnału wejściowego x(t), a następnie zostaje poddany uśrednieniu w filtrze dolnoprzepustowym 2, w którym zostaje

PL 228 961 Β1 zamieniony na napięcie stałe a następnie przekształcony na wartość cyfrową w przetworniku analogowo-cyfrowym 3.

Jako blok cyfrowej korekcji nieliniowości, do którego dochodzi sygnał z przetwornika analogowo-cyfrowego 3, może być wykorzystany mikrokontroler, struktura PLD, komputer, lub inny cyfrowy układ, umożliwiający wykonanie działań algebraicznych. Jego zadaniem jest obliczenie potęg zwartości otrzymanej z przetwornika analogowo-cyfrowego 3, gdzie jedna z nich trafia do przetwornika cyfrowo-analogowego 4, a drugą dostarcza się na wyjście cyfrowe przetwornika 6. Podniesienie sygnału przetwornika analogowo-cyfrowego 3 do potęgi wyższej od drugiej, przetworzenie na postać analogową poprzez przetwornik cyfrowo-analogowy 4, a następnie dostarczenie do wejścia dzielącego la układu mnożąco-dzielącego 1, jako pętli sprzężenia zwrotnego, skutkuje kompresją przetwarzanego sygnału. Drugą z obliczonych potęg, stanowiącą funkcję odwrotną w stosunku do użytej w sprzężeniu zwrotnym, dostarcza się do wyjścia 6. Dzięki temu zostaje zachowana liniowość przetwarzanego sygnału.

Claims (1)

1. Zastrzeżenie patentowe

   1. Hybrydowy przetwornik wartości skutecznej, znamienny tym, że zawiera analogowy układ mnożąco-dzielący 1 połączony z filtrem dolnoprzepustowym 2, do którego dołączony jest poprzez przetwornik analogowo-cyfrowy 3 blok cyfrowej korekcji nieliniowości 5, który dołączony jest do wejścia dzielącego la układu mnożąco-dzielącego 1 poprzez przetwornik cyfrowo-analogowy 4, przy czym do bloku cyfrowej korekcji nieliniowości 5 dołączone jest wyjście cyfrowe przetwornika 6.