PL230615B1 - Wielowyjsciowy transkonduktancyjny wzmacniacz roznicowy sterowany z podloza o zmniejszonych znieksztalceniach nieliniowych - Google Patents

Description

Opis wynalazku

Przedmiotem wynalazku jest transkonduktancyjny wzmacniacz różnicowy o zmniejszonych zniekształceniach nieliniowych zbudowany z tranzystorów MOS, którego wejścia stanową wyprowadzenia podłoży tranzystorów, a linearyzację charakterystyk przejściowych uzyskuje się poprzez wielowrotnik sprzężenia zwrotnego dołączony do bramek tranzystorów MOS. Wzmacniacz ten przewidziany jest dla zastosowań w zakresie prądu stałego, małej oraz średniej częstotliwości.

W znanych rozwiązaniach układowych wzmacniaczy transkonduktancyjnych zmniejszenie zniekształceń nieliniowych uzyskuje się przez zastosowanie różnorodnych technik, m.in. poprzez zastosowanie jako wejścia wyprowadzenia podłoża tranzystora MOS w miejsce wyprowadzenia bramki, poprzez zastosowanie ujemnego sprzężenia zwrotnego lub sprzężenia w przód. W przypadku zastosowania linearyzacji z wykorzystaniem sprzężenia zwrotnego sprzężenia te mogą działać w pętlach niezależnych lub pętlach wspólnych, na przykład w postaci tzw. aktywnych pętli błędu. Zasadniczą wadą układów linearyzacji charakterystyk ze sprzężeniem zwrotnym jest niekorzystne oddziaływanie na inne parametry wzmacniacza, na przykład na ograniczenie wzmocnienia toru głównego, konieczność zapewnienia dostępu sygnałów sterujących do dodatkowych odseparowanych końcówek, na przykład w postaci bramek lub podłoży dodatkowych tranzystorów MOS.

Celem wynalazku jest opracowanie wzmacniacza różnicowego opartego na jednej lub wielu parach tranzystorów MOS, w którym zmniejszenie zniekształceń nieliniowych nie wymaga zmniejszenia jego wzmocnienia. Realizacja układowa wykorzystuje koncepcję jednej linearyzującej pętli błędu, w postaci pasywnej lub aktywnej, przy czym sygnały zwrotne są podłączone do końcówek bramek poszczególnych par tranzystorów MOS formujących różnicowe stopnie wzmacniacza.

Z opisu patentowego PL218275 znany wielowyjściowy wzmacniacz różnicowy o zmniejszonych zniekształceniach liniowych, w którym pierwsze wrota trójwrotnika linearyzującego podłączone są do drenów pary referencyjnej tranzystorów MOS, drugie wrota trójwrotnika linearyzującego podłączone są do wspólnego wejścia, natomiast końcówki drenów tranzystorów MOS stanowią odpowiednio n par niezależnych wyjść.

W porównaniu z tym znanym rozwiązaniem, różnicą jest odmienne połączenie wyprowadzeń tranzystorów par różnicowych MOS. W proponowanym rozwiązaniu wejście wzmacniacza stanowią podłoża tranzystorów MOS natomiast linearyzacja następuje poprzez podanie sygnału korekcyjnego do wyprowadzeń bramek tranzystorów MOS. Taka zamiana w konsekwencji zmniejsza wymagania, co do wartości wzmocnienia wielowrotnika linearyzującego, wymusza stosowanie przesuwnika napięcia na wejściu, umożliwia realizację niższych wartości transkonduktacji oraz otwiera nowe możliwości aplikacyjne.

Wielowyjściowy wzmacniacz różnicowy o zmniejszonych zniekształceniach nieliniowych, posiadający pasywny lub aktywny trójwrotnik linearyzacyjny oraz n+1 par różnicowych tranzystorów MOS z układem obciążenia i polaryzacji, w którym pierwsze wrota trójwrotnika linearyzującego podłączone są do drenów pary referencyjnej tranzystorów MOS, drugie wrota trójwrotnika linearyzującego podłączone są do wspólnego wejścia, natomiast końcówki drenów tranzystorów stanowią odpowiednio n par niezależnych wyjść charakteryzuje się według wynalazku tym, że trzecie wrota trójwrotnika linearyzującego połączone są odpowiednio z końcówkami bramek par różnicowych tranzystorów MOS. Wspólne wejście połączone jest odpowiednio z podłożami par tranzystorów MOS poprzez przesuwnik napięciowy Us.

Ze względu na konieczność odpowiedniej polaryzacji stałoprądowej wzmacniacza, którego wejścia stanowią wyprowadzenia podłoża tranzystorów MOS niezbędne jest zastosowanie przesuwnika napięciowy Us. Przesuwnik ten w praktyce może być dość łatwo zrealizowany np. poprzez stopień wzmacniający w konfiguracji wspólnego drenu.

Zaletą wzmacniacza według wynalazku jest to, że obok skutecznej linearyzacji toru wzmocnienia, nie następuje ograniczenie wartości tego wzmocnienia oraz uzyskuje się swobodny dostęp do końcówek podłoży par tranzystorów, co jest szczególnie korzystne w wielu układach wzmacniaczy różnicowych, jak również w ich zastosowaniach na przykład w filtrach aktywnych z wielopętlowym sprzężeniem zwrotnym.

Przedmiot wynalazku objaśniony jest w przykładzie wykonania i na rysunku, na którym fig. 1 przedstawia schemat blokowy układu wzmacniacza, fig. 2 jedną z realizacji oraz fig. 3 przedstawia wariant realizacji układu trójwrotnika z fig. 1.

Wielowyjściowy wzmacniacz różnicowy o zmniejszonych zniekształceniach nieliniowych posiada w torze głównym sygnału wspólne wejście różnicowe dla dowolnej liczby różnicowych par tranzystorów

PL 230 615 B1

MOS Mia Mib,^, Mna Mnb realizujących odpowiednio niezależne różnicowe stopnie wzmacniające. Jedna z par tranzystorów MOS Moa Mob realizuje różnicowy wzmacniacz błędu, którego wyjście jest bezpośrednio połączone z wyprowadzeniami pierwszych wrót la, Ib trójwrotnika linearyzującego B. Wyprowadzenia drugich wrót 2a, 2b są połączone ze wspólnym wejściem We+, We- wzmacniacza, a wyprowadzenia trzecich wrót 3a, 3b są podłączone odpowiednio z końcówkami bramek par różnicowych tranzystorów MOS M0a M0b, M1a M1b,..., Mna Mnb. Natomiast wspólne wejście We+ We- połączone jest odpowiednio poprzez przesuwnik napięcia Us z podłożami par tranzystorów MOS M0a M0b, M1a Mib,..., Mna Mnb, a końcówki drenów tranzystorów M1a M1b, M2a M2b,..., Mna Mnb stanowią odpowiednio n par niezależnych wyjść Wy1+ Wy1-, Wy2+ Wy2-,..., Wyn+ Wyn-. Do wyprowadzeń drenów par tranzystorów MOS podłączony został układ obciążenia, natomiast do źródeł par tranzystorów podłączony został układ polaryzacji.

Każdy z różnicowych stopni wzmacniających jest linearyzowany poprzez odpowiednie sterowanie sygnałami na końcówkach bramek par tranzystorów MOS, w wyniku czego uzyskać można zmniejszenie zniekształceń nieliniowych bez zmiany transkonduktancji każdej z par tranzystorów.

Jak pokazano na fig. 2, trójwrotnik linearyzacyjny B można zrealizować np. przy wykorzystaniu identycznych napięciowych wzmacniaczy operacyjnych W1 i W2 oraz rezystorów R1 i R2. Referencyjne rezystory R1 i R2 mają identyczne wartości rezystancji, równe odwrotności mało sygnałowej transkonduktancji par tranzystorowych M0a M0b, M1a Mib,., Mna Mnb.

Jak pokazano na fig. 3, trójwrotnik linearyzacyjny B można także zrealizować alternatywnie, gdzie zamiast wzmacniaczy operacyjnych W1 i W2 przedstawionych na fig. 2 zastosowano cztery różnicowe pary tranzystorów MOS M5 M6, M7 M8, M9 M10, Mn M12 z aktywnym obciążeniem zrealizowanym za pomocą czterech tranzystorów MOS M1, M2, M3, M4.

Na fig. 1, fig. 2 oraz fig. 3 symbolami Vdd oraz Vss oznaczono punkty dołączenia napięciowych źródeł zasilających, natomiast prądowe źródła polaryzujące oznaczono symbolami lb oraz lb2.

Claims (1)

1. Zastrzeżenie patentowe

   1. Wielowyjściowy wzmacniacz różnicowy o zmniejszonych zniekształceniach nieliniowych, posiadający pasywny lub aktywny trójwrotnik linearyzacyjny oraz n+1 par różnicowych tranzystorów MOS z układem obciążenia i polaryzacji, w którym pierwsze wrota trójwrotnika linearyzującego podłączone są do drenów pary referencyjnej tranzystorów MOS, drugie wrota trójwrotnika linearyzującego podłączone są do wspólnego wejścia, natomiast końcówki drenów tranzystorów MOS stanowią odpowiednio n par niezależnych wyjść, znamienny tym, że trzecie wrota (3a, 3b) trójwrotnika linearyzującego (B) połączone są odpowiednio z końcówkami bramek par różnicowych tranzystorów MOS (M0a M0b, M1a Mib,., Mna Mnb), zaś wspólne wejście (We+ We-) połączone jest poprzez przesuwnik napięciowy Us odpowiednio z podłożami par tranzystorów MOS (M0a M0b, M1a Mib,., Mna Mnb).