PL218275B1 - Wzmacniacz różnicowy o zmniejszonych zniekształceniach nieliniowych - Google Patents

Description

Przedmiotem wynalazku jest wzmacniacz różnicowy na tranzystorach MOS o zmniejszonych zniekształceniach nieliniowych przeznaczony dla zastosowań w zakresie prądu stałego małej częstotliwości, prądu stałego wielkiej częstotliwości oraz mikrofal.

W znanych rozwiązaniach układowych wzmacniaczy zmniejszenie zniekształceń nieliniowych uzyskuje się przez zastosowanie różnorodnych technik, między innymi poprzez zastosowanie ujemnego sprzężenia zwrotnego lub sprzężenia w przód, przy czym sprzężenia te mogą działać w pętlach niezależnych lub pętlach wspólnych, na przykład w postaci aktywnych pętli błędu. W przypadku klasycznie realizowanych pętli ujemnego sprzężenia zwrotnego korzystnie wpływających na linearyzację charakterystyk transmisyjnych wzmacniaczy, zasadniczą wadą jest niekorzystne oddziaływanie na inne parametry wzmacniacza, na przykład na ograniczenie wzmocnienia toru głównego, konieczności zapewnienia dostępu z sygnałami sterującymi do dodatkowych odseparowanych końcówek, na przykład w postaci bramek dodatkowych tranzystorów MOS. Reprezentatywnym przykładem ilustrującym tego typu niedogodności są filtry aktywne z wielopętlowym sprzężeniem zwrotnym, przykładowo Follow-the-Leader (FLF) i Leap-Frog (LF), gdzie zachodzi niepożądana konieczność rozbudowania struktur o dodatkowe elementy aktywne, co w przypadku realizacji scalonej filtru zwiększa m.in. powierzchnię układu scalonego, poziom szumów i może mieć niekorzystny wpływ na dynamikę filtru.

Celem wynalazku jest opracowanie wzmacniacza różnicowego opartego na jednej lub wielu parach tranzystorów MOS, w którym zmniejszenie zniekształceń nieliniowych nie wymaga zmniejszenia jego wzmocnienia. Realizacja układowa wykorzystuje koncepcję jednej linearyzującej pętli błędu lub wielu pętli, w postaci pasywnej lub aktywnej, przy czym sygnały zwrotne są podłączone do końcówek podłoży poszczególnych par tranzystorów MOS formujących różnicowe stopnie wzmacniacza.

Wielowyjściowy wzmacniacz różnicowy o zmniejszonych zniekształceniach nieliniowych posiadający pasywny lub aktywny trójwrotnik linearyzacyjny oraz n+1 par różnicowych tranzystorów MOS z układem obciążenia i polaryzacji, charakteryzuje się według wynalazku tym, że pierwsze wrota trójwrotnika linearyzującego podłączone są do drenów pary referencyjnej tranzystorów MOS, drugie wrota trójwrotnika linearyzującego podłączone są do wspólnego wejścia, natomiast trzecie wrota trójwrotnika linearyzującego połączone są odpowiednio z końcówkami podłoży par różnicowych tranzystorów MOS. Wspólne wejście połączone jest odpowiednio z bramkami par tranzystorów MOS, natomiast końcówki drenów tranzystorów stanowią odpowiednio n par niezależnych wyjść.

Zaletą wzmacniacza według wynalazku jest to, że obok skutecznej linearyzacji toru wzmocnienia bez ograniczenia wielkości tego wzmocnienia, uzyskuje się swobodny dostęp do końcówek bramek par tranzystorów, co jest szczególnie korzystne w wielu układach wzmacniaczy różnicowych, jak również w ich zastosowaniach, jak na przykład w filtrach aktywnych z wielopętlowym sprzężeniem zwrotnym.

Przedmiot wynalazku objaśniony jest w przykładzie wykonania i na rysunku, na którym fig. 1 przedstawia schemat blokowy układu wzmacniacza, fig. 2 i fig. 3 przedstawiają inne warianty układu wzmacniacza, przy czym na fig. 1, fig. 2 oraz fig. 3 symbolami VDD oraz VSS oznaczono punkty dołączenia napięciowych źródeł zasilających, natomiast prądowe źródła polaryzujące oznaczono symbolami IB oraz IB2.

Wielowyjściowy wzmacniacz różnicowy o zmniejszonych zniekształceniach nieliniowych posiada w torze głównym sygnału wspólne wejście różnicowe dla dowolnej liczby różnicowych par tranzystorów MOS M1a M1b, ..., Mna Mnb realizujących odpowiednio niezależne różnicowe stopnie wzmacniające. Jedna z par tranzystorów MOS M0a, M0b realizuje różnicowy wzmacniacz błędu, którego wyjście jest bezpośrednio połączone z wyprowadzeniami pierwszych wrót 1a, 1b trójwrotnika linearyzującego B. Wyprowadzenia drugich wrót 2a, 2b są połączone ze wspólnym wejściem We⁺, We^- wzmacniacza, a wyprowadzenia trzecich wrót 3a, 3b są połączone odpowiednio z końcówkami podłoży par różnicowych tranzystorów MOS M0a M0b, M1a M1b, ..., Mna Mnb. Wspólne wejście We⁺, We^- połączone jest odpowiednio z bramkami par tranzystorów MOS M0a M0b, M1a M1b, ..., Mna Mnb, a końcówki drenów tranzystorów M1a M1b, M2a M2b,..., Mna Mnb stanowią odpowiednio n par niezależnych wyjść Wy1⁺ Wy1^-, Wy2⁺ Wy2^-, ..., Wyn⁺ Wyn^-. Do wyprowadzeń drenów par tranzystorów MOS podłączony został układ obciążenia, natomiast do źródeł par tranzystorów podłączony został układ polaryzacji.

Każdy z różnicowych stopni wzmacniających jest linearyzowany poprzez odpowiednie sterowanie sygnałami na końcówkach podłoży par tranzystorów MOS, w wyniku czego uzyskać można zmniejszenie zniekształceń nieliniowych bez zmiany transkonduktancji każdej z par tranzystorów.

PL 218 275 B1

Jak pokazano na fig. 2 trójwrotnik linearyzacyjny B zrealizowany jest przy wykorzystaniu identycznych napięciowych wzmacniaczy operacyjnych W1 i W2 oraz rezystorów R1 i R2. Referencyjne rezystory R1 i R2 mają identyczne wartości rezystancji, równe odwrotności małosygnałowej transkonduktancji par tranzystorowych M0a M0b, M1a M1b, ..., Mna Mnb.

Jak pokazano na fig. 3, trójwrotnik linearyzacyjny B zrealizowany jest alternatywnie, gdzie zamiast wzmacniaczy operacyjnych W1 i W2 przedstawionych na fig. 2 zastosowano cztery różnicowe pary tranzystorów MOS M5 M6, M7 M8, M9 M10, M11 M12 z aktywnym obciążeniem zrealizowanym za pomocą czterech tranzystorów MOS M1, M2, M3, M4.

Claims (1)

1. Wielowyjściowy wzmacniacz różnicowy o zmniejszonych zniekształceniach nieliniowych posiadający pasywny lub aktywny trójwrotnik linearyzacyjny oraz n+1 par różnicowych tranzystorów MOS z układem obciążenia i polaryzacji, znamienny tym, że pierwsze wrota (1a, 1b) trójwrotnika linearyzującego (B) podłączone są do drenów pary referencyjnej tranzystorów MOS (M0a M0b), drugie wrota (2a, 2b) trójwrotnika linearyzującego (B) podłączone są do wspólnego wejścia (We⁺, We^-), natomiast trzecie wrota (3a, 3b) trójwrotnika linearyzującego (B) połączone są odpowiednio z końcówkami podłoży par różnicowych tranzystorów MOS (M0a M0b, M1a M1b, ..., Mna Mnb), przy czym wspólne wejście (We⁺ We^-) połączone jest odpowiednio z bramkami par tranzystorów MOS (M0a M0b, M1a M1b, ..., Mna

   Mnb), natomiast końcówki drenów tranzystorów MOS (M1a M1b, M2a M2b, ..., Mna Mnb) stanowią odpowiednio n par niezależnych wyjść (Wy₁+ Wy₁ ^-, Wy₂+ Wy₂, ..., Wy_n+ Wy_n ^-).