PL424834A1 - Sposób wytwarzania otworu przelotowego w złożonej strukturze półprzewodnikowej i złożona struktura półprzewodnikowa - Google Patents

Sposób wytwarzania otworu przelotowego w złożonej strukturze półprzewodnikowej i złożona struktura półprzewodnikowa

Info

Publication number
PL424834A1
PL424834A1 PL424834A PL42483418A PL424834A1 PL 424834 A1 PL424834 A1 PL 424834A1 PL 424834 A PL424834 A PL 424834A PL 42483418 A PL42483418 A PL 42483418A PL 424834 A1 PL424834 A1 PL 424834A1
Authority
PL
Poland
Prior art keywords
sample
semiconductor structure
substrate
complex semiconductor
hole
Prior art date
Application number
PL424834A
Other languages
English (en)
Other versions
PL238875B1 (pl
Inventor
Marek Ekielski
Maciej Kamiński
Artur Trajnerowicz
Andrzej Taube
Original Assignee
Instytut Technologii Elektronowej
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Instytut Technologii Elektronowej filed Critical Instytut Technologii Elektronowej
Priority to PL424834A priority Critical patent/PL238875B1/pl
Publication of PL424834A1 publication Critical patent/PL424834A1/pl
Publication of PL238875B1 publication Critical patent/PL238875B1/pl

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Przedmiotem zgłoszenia jest sposób wytwarzania otworu przelotowego w złożonej strukturze półprzewodnikowej, zawierającej monokrystaliczne podłoże półprzewodnikowe (1) i umieszczone na jednej z jego stron co najmniej dwie warstwy epitaksjalne (2), które razem tworzą próbkę, w którym to sposobie a) szlifuje się podłoże półprzewodnikowe (1), następnie c) próbkę wygrzewa się, po czym d) próbkę poddaje się ekspozycji w urządzeniu do fotolitografii umożliwiającym dwustronne centrowanie, e) ponownie dwukrotnie wygrzewa się próbkę, następnie f) próbkę poddaje się procesowi wywoływania w dedykowanym roztworze wywoływacza wykonując otwory (6). Przedmiotowy sposób charakteryzuje się tym, że podłoże (1) stanowi objętościowy monokrystaliczny azotek galu oraz po etapie a) przeprowadza się etap b), w którym na próbkę od strony podłoża (1) nanosi się warstwę emulsji fotoczułej (5) metodą rozwirowania, a po etapie f) przeprowadza się etap g), w którym w komorze reaktora do trawienia ICP naprzemiennie trawi się i chłodzi próbkę uzyskując otwór przelotowy (7) przechodzący przez podłoże (1) i warstwy epitaksjalne (2). Przedmiotem zgłoszenia jest również złożona struktura półprzewodnikowa z otworami przelotowymi wykonanymi zgodnie z opisanym sposobem.
PL424834A 2018-03-09 2018-03-09 Sposób wytwarzania otworu przelotowego w strukturze półprzewodnikowej PL238875B1 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL424834A PL238875B1 (pl) 2018-03-09 2018-03-09 Sposób wytwarzania otworu przelotowego w strukturze półprzewodnikowej

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL424834A PL238875B1 (pl) 2018-03-09 2018-03-09 Sposób wytwarzania otworu przelotowego w strukturze półprzewodnikowej

Publications (2)

Publication Number Publication Date
PL424834A1 true PL424834A1 (pl) 2019-09-23
PL238875B1 PL238875B1 (pl) 2021-10-18

Family

ID=67979655

Family Applications (1)

Application Number Title Priority Date Filing Date
PL424834A PL238875B1 (pl) 2018-03-09 2018-03-09 Sposób wytwarzania otworu przelotowego w strukturze półprzewodnikowej

Country Status (1)

Country Link
PL (1) PL238875B1 (pl)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000233993A (ja) * 1998-12-11 2000-08-29 Shiro Sakai 半導体結晶の製造方法
EP2567004A1 (en) * 2010-04-06 2013-03-13 Instytut Wysokich Cisnien Polskiej Akademii Nauk Substrate for epitaxial growth

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000233993A (ja) * 1998-12-11 2000-08-29 Shiro Sakai 半導体結晶の製造方法
EP2567004A1 (en) * 2010-04-06 2013-03-13 Instytut Wysokich Cisnien Polskiej Akademii Nauk Substrate for epitaxial growth

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JACEK GRYGLEWICZ, AUTOREFERAT ROZPRAWY DOKTORSKIEJ: OPTYMALIZACJA PROCESU REAKTYWNEGO TRAWIENIA JONOWEGO HETEROSTRUKTUR AIGAN/GAN DO ZASTOSOWAŃ W PRZYRZĄDACH ELEKTRONICZNYCH, 2014 *
ZBIGNIEW SZCZEPAŃSKI, TECHNOLOGIA I MATERIAŁOZNAWSTWO DLA ELEKTRONIKÓW, 2007 *

Also Published As

Publication number Publication date
PL238875B1 (pl) 2021-10-18

Similar Documents

Publication Publication Date Title
US8779556B2 (en) Structure designs and methods for integrated circuit alignment
US8786054B2 (en) Structure for integrated circuit alignment
CN205028926U (zh) 热电发生器和集成电路
US12283568B2 (en) Wafer bonding alignment
JP6604740B2 (ja) 半導体基板および液体吐出ヘッド用基板の作製方法
US7972957B2 (en) Method of making openings in a layer of a semiconductor device
PL424834A1 (pl) Sposób wytwarzania otworu przelotowego w złożonej strukturze półprzewodnikowej i złożona struktura półprzewodnikowa
US20200064740A1 (en) Method and Apparatus of Patterning a Semiconductor Device
CN102569054A (zh) 一种t型栅的制备方法
CN105206549A (zh) 一种用于改善炉管机台teos薄膜稳定性的方法
TW200616040A (en) Method for making a semiconductor device
CN111710617A (zh) 半导体结构的检测方法及半导体结构
WO2020147200A1 (zh) 自对准表面沟道场效应晶体管的制备方法及功率器件
CN103279015A (zh) 光刻胶的处理方法以及半导体器件的制备方法
Tomita et al. Super‐Resolution Raman Spectroscopy by Digital Image Processing
KR20090067997A (ko) 반도체 소자의 레지스트 패턴 형성방법
JP2015204351A5 (ja) 半導体装置の製造方法
JP4464305B2 (ja) SiC基板の検査方法
JP2017021263A (ja) レチクル、及び、半導体装置の製造方法
CN102402137A (zh) 孔的光刻方法
CN107086219B (zh) 一种tft基板的制作方法、tft基板及光罩
KR100896848B1 (ko) 반도체 소자의 결점 모니터링 방법
RU2586400C1 (ru) Способ фотолитографии
CN104517812B (zh) 高台阶落差的半导体产品及其制作方法
KR100591130B1 (ko) 반도체 소자 제조 방법