RU2631976C2 - Перестраиваемый цифровой фильтр с программируемой структурой - Google Patents

Перестраиваемый цифровой фильтр с программируемой структурой Download PDF

Info

Publication number
RU2631976C2
RU2631976C2 RU2016109227A RU2016109227A RU2631976C2 RU 2631976 C2 RU2631976 C2 RU 2631976C2 RU 2016109227 A RU2016109227 A RU 2016109227A RU 2016109227 A RU2016109227 A RU 2016109227A RU 2631976 C2 RU2631976 C2 RU 2631976C2
Authority
RU
Russia
Prior art keywords
filter
input
switch
unit
output
Prior art date
Application number
RU2016109227A
Other languages
English (en)
Other versions
RU2016109227A (ru
Inventor
Виктор Дмитриевич Белоногов
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования Московский авиационный институт (национальный исследовательский университет) (МАИ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования Московский авиационный институт (национальный исследовательский университет) (МАИ) filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования Московский авиационный институт (национальный исследовательский университет) (МАИ)
Priority to RU2016109227A priority Critical patent/RU2631976C2/ru
Publication of RU2016109227A publication Critical patent/RU2016109227A/ru
Application granted granted Critical
Publication of RU2631976C2 publication Critical patent/RU2631976C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относится к области цифрового управления объектами авиационной техники, техники обработки и передачи дискретной информации в таких системах, и для создания цифровых фильтров. Технический результат заключается в уменьшении искажения характеристик цифрового фильтра. Перестраиваемый цифровой фильтр с программируемой структурой содержит внешнее устройство настройки, блок хранения кода типа фильтра, блок хранения кода структуры фильтра, блок формирования тактовых импульсов и блок фильтрации, при этом дополнительно введены блок идентификации частоты импульсов и блок пересчета кода фильтра. 2 з.п. ф-лы, 7 ил., 2 прилож.

Description

Изобретение относится к области цифрового управления объектами авиационной техники, техники обработки и передачи дискретной информации в таких системах и наиболее эффективно может быть использовано для создания цифровых фильтров различного типа и структуры, выполнения цифровой фильтрации, формирования потоков с определенными свойствами, а также при построении цифровых контуров управления непрерывными объектами.
Известно, что в аппаратуре дискретной автоматики, вычислительной техники и техники передачи информации широко используются авторегрессионные цифровые фильтры и фильтры с конечным импульсным откликом (КИО), которые реализованы на регистровых структурах и сумматорах сигналов с определенными весовыми коэффициентами, местоположение и включение которых определяют тип цифрового фильтра, со структурой, определяемой разностным уравнением или Z-передаточной функцией [1, стр. 45]. Однако при изменении в процессе работы частоты f0 периодического поступления обрабатываемой входной информации частотные свойства фильтра меняются, а при значительном изменении такая фильтрация может привести к неудовлетворительным результатам, если при этом не изменять - перестраивать параметры цифрового фильтра.
Авторегрессионные фильтры и фильтры с конечным импульсным откликом (КИО-фильтры), которые известны и реализованы как отдельные устройства, имеют жесткую структуру, определяемую типом фильтра и «фильтрующим» полиномом, которые для фильтров остаются неизменными. Применительно к фильтрам второго порядка в устройстве [3] приведена реализация программируемого цифрового фильтра, допускающая изменение свойств фильтра, в частности обеспечение устройством свойств фильтра низких частот, фильтра высоких частот и режекторного фильтра. Наиболее близким техническим решением является цифровой фильтр с программируемой структурой, содержащий, последовательно соединенные внешнее устройство настройки, блок хранения кода типа фильтра и блок фильтрации, выход внешнего устройство настройки соединен с входом блока хранения кода структуры фильтра, а через блок формирования тактовых импульсов - со вторым входом блока фильтрации [2] - ПРОТОТИП. Указанный прототип позволяет реализовать цифровые фильтры различного назначения и с различными свойствами, например авторегрессионные фильтры, фильтры с конечным импульсным откликом (КИО) и т.п
Однако при наличии в процессе работы нерасчетного изменения фактической частоты
Figure 00000001
относительно расчетной
Figure 00000002
частоты поступления входной информации, свойства фильтра, в частности частотные характеристики меняются, а при значительном изменении частоты фильтр может потерять требуемые функциональные свойства. В замкнутой цифровой системе управления непрерывным объектом это может привести к уменьшению запасов устойчивости и ухудшению качества процессов управления, а при определенном изменении
Figure 00000003
возможна даже потеря устойчивости системы. Это можно показать на простейшем примере цифрового фильтра 1 порядка, описываемого z-передаточной функцией вида:
Figure 00000004
,
где а0, b0, С - числовые параметры звена.
Данная Z - передаточная функция соответствует разностным уравнениям, связывающим вход X и выход U цифрового фильтра:
Figure 00000005
где а0, b0, С - параметры фильтра.
Пусть данный алгоритм цифрового управления (цифровой фильтр) реализуется с различными частотами:
Figure 00000002
- расчетная частота и
Figure 00000006
- измененная частота, где параметр N определяет изменение частоты. При этом разностные уравнения и соответствующая программа реализации фильтра, будут одинаковыми, но моменты квантования разными - соответственно
Figure 00000007
и
Figure 00000008
Частотная характеристики такого фильтра для частоты квантования
Figure 00000002
имеет вид:
Figure 00000009
а для измененной частоты квантования
Figure 00000010
определится выражением:
Figure 00000011
,
т.е. при изменении частоты квантования частотные свойства фильтра существенно меняются относительно расчетных свойств D0*(j⋅ω). Так, при a 0=-0.97, b0=0.3 амплитудно-частотная характеристика может отличаться в два раза на определенных частотах.
С целью исключения указанных недостатков известного фильтра предложенное техническое решение отличается тем, что перестраиваемый цифровой фильтр с программируемой структурой, дополнительно содержит блок идентификации частоты импульсов и блок пересчета кода фильтра, выход блока хранения кода структуры фильтра через блок пересчета кода фильтра соединен с третьим входом блока фильтрации, а выход блока формирования тактовых импульсов через блок идентификации частоты импульсов - со вторым входом блока пересчета кода фильтра, при этом блок идентификации частоты импульсов содержит Т-триггер, первый генератор импульсов и счетчик импульсов, причем вход блока идентификации частоты импульсов соединен через последовательно подключенные Т-триггер, первый генератор импульсов и счетчик импульсов с выходом блока идентификации частоты импульсов, а второй выход Т-триггера соединен со вторым входом первого генератора импульсов, кроме того, блок пересчета кода фильтра содержит сумматор, реле с первым переключателем, блок элементов памяти, вычислитель параметров пересчета, регистр множителя, мультиплексор, счетчик-коммутатор, умножитель, сумматор-накопитель, память вектора параметров, второй генератор импульсов, второй переключатель, второй вход блока пересчета кода фильтра соединен со входом реле через сумматор, а через последовательно подключенные первый переключатель, вычислитель параметров пересчета, мультиплексор, умножитель, сумматор-накопитель, память вектора параметров и второй переключатель с выходом блока пересчета кода фильтра, выход блока элементов памяти через регистр множителя соединен со вторым входом умножителя, второй выход вычислителя параметров пересчета соединен через второй генератор импульсов со входом счетчика-коммутатора, а первый, второй третий и четвертый выходы счетчика-коммутатора соединены соответственно со входом блока элементов памяти, вторыми входами мультиплексора, сумматора-накопителя и блока памяти вектора параметров, пятый выход счетчика-коммутатора соединен со вторым входом второго переключателя, третий вход которого подключен к первому входу блока пересчета кода фильтра.
На фиг. 1 изображена структура перестраиваемого цифрового фильтра с программируемой структурой, на фиг. 2 - структура блока идентификации частоты импульсов, на фиг. 3 - структура блока пересчета кода фильтра, на фиг. 4 - структура реализации вычислителя параметров пересчета, фиг. 5 - структура реализации блока фильтрации, фиг. 6 - структура реализация блока коммутации, фиг. 7 - пример реализации счетчика-коммутатора, где приняты следующие обозначения:
1 - Блок хранения кода типа фильтра,
2 - Блок хранения кода структуры фильтра,
3 - Блок формирования тактовых импульсов,
4 - Блок идентификации частоты импульсов
5 - Блок пересчета кода фильтра,
6 - Блок фильтрации,
7 - Т-триггер,
8 - Первый генератор импульсов,
9 - Счетчик импульсов,
10 - Сумматор,
11 - Реле,
12 - Блоки элементов памяти,
13 - Вычислитель параметров пересчета,
14 - Регистр множителя,
15 - Мультиплексор,
16 - Счетчик- коммутатор,
17 - Умножитель,
18 - Сумматор-накопитель,
19 - Память вектора параметров,
20 - Второй переключатель,
21 - Первый переключатель,
22 - Второй генератор импульсов,
23 - Блок коммутации,
24 - Первый векторный умножитель,
25 - Второй векторный умножитель
26 - Первый регистр-накопитель,
27 - Второй регистр-накопитель,
28 - Память значений функции,
29 - Первый умножитель,
30 - Второй умножитель,
31 - N-й умножитель,
32 - Внешнее устройство настройки.
Осуществление перестраиваемого цифрового фильтра с программируемой структурой.
Сущность работы перестраиваемого цифрового фильтра заключается в следующем.
Пусть требуется обеспечить близость частотной характеристики цифрового фильтра при измененной частоте
Figure 00000012
и частотной характеристики (исходного) линейного цифрового фильтра, описываемого z-передаточной функцией вида
Figure 00000013
где
Figure 00000014
- период дискретности, A0(z) и B0(z) - многочлены от z.
Фильтр, описываемый передаточной функцией (1), назовем опорным цифровым фильтром (ОЦФ) - он соответствует желаемым функциональным свойствам. Частотная характеристика (ЧХ) такого фильтра определяется выражением [1]:
Figure 00000015
где символом * будем обозначать ЧХ дискретной системы. Такая характеристика является трансцендентной функцией ω и обладает периодическими свойствами [1, стр. 59]:
Figure 00000016
В случае, когда частота квантования изменилась
Figure 00000017
, использование старой передаточной функции опорного фильтра приведет к измененной ЧХ вида:
Figure 00000018
.
Заметим, что данная ЧХ обладает другими свойствами: она масштабно изменена по оси частот относительно опорной, а главное, имеет период повторения
Figure 00000019
который в N раз меньше, чем у исходной (N>1). В силу этого, подобрать «подобный фильтр», т.е. некоторый цифровой фильтр DN (z, T0⋅N) такого же порядка, как опорный, но который полностью повторял бы свойства опорного ЦФ, при измененной частоте
Figure 00000020
невозможно.
Однако можно сформировать цифровой фильтр, обеспечивающий повторение ЧХ опорного фильтра в ограниченной полосе частот, в частности в основной полосе частот цифровой системы
Figure 00000021
. Для этого нужно выбирать параметры подобного ЦФ так, чтобы псевдочастотные характеристики ОЦФ при исходной частоте квантования
Figure 00000022
и псевдочастотные характеристики подобного фильтра при частоте квантования
Figure 00000020
были близки в указанном диапазоне. Такой критерий может дать очень близкое совпадение характеристик подобного и опорного фильтров в полосе реальных частот
Figure 00000023
Это следует из того, что абсолютная псевдочастота ∧ [1, стр. 61] и реальная частота совпадают в указанном диапазоне достаточно близко. Используя переход в W-область, где W - параметр билинейного преобразования
Figure 00000024
[1, стр. 61], и приравнивая характеристики ОЦФ и ПФ в W-области, запишем:
Figure 00000025
откуда получим для подобного фильтра передаточную функцию в W области в форме:
Figure 00000026
Зная передаточную функцию DN(W) из (2) подобного фильтра в W области, перейдем к его z-передаточной функции с учетом измененной частоты
Figure 00000020
:
DN (z, T0⋅N)=DN(W, T0⋅N) при замене
Figure 00000027
Пусть опорный цифровой фильтр описывается z-передаточной функцией вида:
Figure 00000028
Используя выражение (2), после преобразований получим:
Figure 00000029
Подставляя в полученное выражение формулу обратного w-преобразования, где
Figure 00000030
, получим z-передаточную функцию фильтра в виде:
Figure 00000031
Для упрощения выражения введем коэффициент
Figure 00000032
, в дальнейшем называемый параметром пересчета, связанный с изменением частоты квантования (R=0 при неизменной частоте f0), и преобразуем DN(z) к следующему виду:
Figure 00000033
Из выражения (3) получим алгоритм вычисления коэффициентов числителя при степенях z, используя представления многочлена в форме схемы Горнера:
Figure 00000034
Обозначим многочлены в квадратных скобках как M1(z), а многочлены в круглых скобках как M2(z). При этом размерность многочленов меняется от 1 до n, элементы многочленов - коэффициенты при степенях z. Из схемы Горнера следует правило для вычисления последующих многочленов M1 и M2(z):
Figure 00000035
M1(z)=M1(z)⋅(z+R)+a i⋅M2(z).
Начальные многочлены:
M2(z)=(z⋅R+1),
M1(z)=(a 0+a 1⋅R)⋅z+(a 1+a 0⋅R),
Вычисление многочленов заканчивается на шаге i=n, причем коэффициенты результирующего многочлена M1 это и есть искомые коэффициенты числителя.
Аналогично, но для коэффициентов bi можно вычислить и знаменатель DN(z). В таблице, приведенной в ПРИЛОЖЕНИИ 1, записаны конкретные значения многочленов числителя и знаменателя в функции параметра пересчета R для подобных, т.е. пересчитанных, фильтров низкого порядка. Аналогичные соотношения можно получить для любого фиксированного порядка фильтра по (4). На приведенном в ПРИЛОЖЕНИИ 2 чертеже пунктирной линией показаны частотные характеристики подобного цифрового фильтра первого порядка, параметры которого вычислены по соотношениям (4). Как видно из чертежа, перестройка параметров цифрового фильтра позволяет добиться значительной близости ЧХ фильтра к характеристикам опорного цифрового фильтра при значительном изменении Т0.
Удобно задавать формулы пересчета в форме матричных соотношений, позволяющих по известным параметрам опорного алгоритма {a0i,b0i} и значениям фактического периода квантования T0*N, или параметра R, пересчитать значения параметров подобного фильтра по следующему соотношению:
Figure 00000036
где A0, B0-n+1 - мерные векторы параметров опорного цифрового фильтра,
AN, BN-n+1 - мерные векторы параметров подобного цифрового фильтра,
Q(R)-(n+1)×(n+1) - матрица преобразований, или пересчета.
Представляя (5) по отдельным компонентам aNJ, bNJ, получим:
Figure 00000037
Представим матрицу пересчета Q в виде произведения Q=QN⋅T, где
Figure 00000038
- нормирующая матрица (n+1)⋅(n+1)
Figure 00000039
- нормированная матрица пересчета.
Так, для примера 2 порядка матрицы QN и Т примут вид:
Figure 00000040
Рассмотрим структуру матрицы QN пересчета в ее нормированном виде. Нетрудно заметить, что J-й столбец матрицы представляет собой набор коэффициентов многочлена
Figure 00000041
причем (J-1) корней многочлена равно 1/R, а остальные (n-J+1) корни равны R. Тогда строка с номером I будет определять коэффициент при n-I+1 степени z многочлена (6): первая строка - степень n, вторая - n-1, …, последняя - степень 0. Таким образом, можно сформулировать простое правило вычисления коэффициентов нормированной матрицы QN пересчета для перестройки параметров фильтра при изменении частоты квантования.
Элемент матрицы пересчета QN [I,J] = сумме всевозможных сочетаний произведений (I-1) разных корней:
Figure 00000042
,
причем значений различных корней всего два: -R и -1/R.
Выразить J-й столбец исходной Q[I,J] матрицы можно в виде ряда
Figure 00000043
Например, для n=4 матрица пересчета в функции R выразится так:
Figure 00000044
Figure 00000045
В связи с этим для хранения векторов GJ,K, определяющих матрицу пересчета, можно использовать память на (n+1)*(n+1)*(n+1) целых чисел. В этом случае общий алгоритм вычисления векторов QJ[1] для любых J примет вид:
Figure 00000046
Формула (8) позволяет вычислить векторы, составляющие матрицу пересчета по известным векторам GJ,K и текущим значениям Rn, Rn-1 … R,
Таким образом для вычисления матрицы пересчета необходимо использовать блоки памяти Пk, содержащие векторы GJ,K в следующем виде:
Figure 00000047
Приведенная матрица П из (9) содержит (n+1)*(n+1)*(n+1) целых чисел, которые не зависят от параметров фильтра, а определяются только его порядком. Получение матрицы пересчета Q(R) для конкретного значения R можно осуществить умножением П на (n+1)2×(n+1) - матрицу Р вида:
Figure 00000048
где RG=[Rn Rn-1 … R 1]T, Т - знак транспонирования.
Характерно, при этом, что векторы GJ,K содержат большое число нулей и целые числа - биноминальные коэффициенты или их композиции, в связи с чем число умножений при вычислении матрицы Q по крайней мере в два-три раза меньше, чем номинальное число (n+1)3 умножений.
Учитывая, что собственно матрица пересчета нам не нужна, а нужны ее строки, умноженные на aNJ и bNJ, из (5*) получим:
Figure 00000049
Таким образом, получим для вычисления параметров aNi, bNi соотношение вида:
Figure 00000050
Раскрывая (11), получим:
Figure 00000051
В компактном виде полученное выражение запишем так:
Figure 00000052
Из выражения (12) видно, что пересчитанные коэффициенты цифрового фильтра aNi, bNi могут вычисляться по известным, рассчитанным заранее векторам Dk и Uk, зависящим от порядка системы, известным параметрам a0i, b0i опорного фильтра, а также по параметрам пересчета R, R2, …, Rn, зависящим от текущего изменения частоты
Figure 00000001
дискретности относительно опорной частоты
Figure 00000053
.
Следует отметить, что хорошая близость характеристик опорного фильтра на частоте
Figure 00000053
и подобного фильтра на частоте
Figure 00000001
будет выполняться на низких частотах, а на частотах в окрестности
Figure 00000054
и выше реальная частота может отличаться от псевдочастоты, и характеристика фильтра будет смещена на 10-15% относительно опорной. Для уменьшения смещения по частоте в указанном диапазоне частот удобно ввести компенсирующий множитель V=0,9-1,3 и параметр пересчета R вычислять по формуле:
Figure 00000055
, где множитель V выбирается при проектировании цифрового фильтра так, что N>1 при
Figure 00000056
и V<1 при
Figure 00000057
.
Следовательно, для обеспечения постоянства характеристик цифрового фильтра при изменении в процессе работы частоты
Figure 00000001
квантования необходимо:
1. Предварительно, перед использованием цифрового фильтра, рассчитать постоянные векторы GJ,K, определяющие вычисление матрицы пересчета, для чего:
а) вычислить матрицу пересчета как функцию от параметра R,
б) получить нормированную матрицу пересчета,
в) составить постоянные векторы Dk, Uk по (12) для К=0, 1, …, n,
г) определить минимальное значение eps изменения частоты дискретности, при котором требуется перестройка параметров фильтра.
2. Предварительно разместить данные, определяющие векторы Dk, Uk в блоках памяти устройства фильтрации - 2⋅(n+1)2 чисел.
3. В процессе фильтрации эпизодически проводить измерения частоты
Figure 00000001
поступления информации.
4. В случае значительного изменения частоты фильтрации
Figure 00000058
произвести оперативный пересчет параметров фильтра, для этого:
а) вычислить текущие параметры пересчета
Figure 00000059
, Ri,
б) используя формулу (12), рассчитать параметры aNi, bNi для конкретных значений параметра пересчета R,
в) использовать рассчитанные параметры aNi, bNi в текущей работе цифрового фильтра.
Именно такой способ обеспечения постоянства характеристик цифрового фильтра реализует описываемое далее устройство. Работа предлагаемого устройства заключается в следующем.
Предварительно, на этапе проектирования выбирается структура цифрового фильтра, работающего на определенной частоте квантования
Figure 00000060
Выбранный тип структуры определяется порядком фильтра n, типом фильтра (КИО или авторегрессионный), а также конкретными параметрами - например коэффициентами фильтрующего полинома, или z-передаточной функции. Выбирается значение частоты
Figure 00000061
первого генератора импульсов 8, соответствующей соотношению
Figure 00000062
- фиксированное число. По расчетам и результатам моделирования процессов фильтрации при изменении частоты
Figure 00000063
на
Figure 00000001
определяются допустимые величины ε изменения частоты квантования по соответствующей величине
Figure 00000064
, где
Figure 00000065
- относительный текущий период квантования. Рассчитываются весовые векторы GJK, используемые при вычислении К-х векторов Dk, Uk, данные векторы размещаются в 2⋅(n+1)2 ячейках блока элементов памяти 12 блока перестройки кода фильтра 5. Соответствующие данные по параметрам опорного цифрового фильтра в виде числовых параметров заносятся в блок 2 хранения кода структуры фильтра. Данные параметры помещаются в память опорных параметров фильтра - блоки регистров, где каждый регистр определяет один из 2n+1 параметров фильтра.
При работе перестраиваемого цифрового фильтра сигналом от внешнего устройства запускается формирователь тактовых импульсов 1, обеспечивающий синхронный ввод в блок фильтрации 6 непрерывной фильтруемой последовательности данных. Эпизодически, например, с периодом
Figure 00000066
в процессе работы производится идентификация периода дискретности поступления информации. Для этого в блоке идентификации частоты квантования 4 по переднему фронту тактового импульса запускается Т-триггер 7 и своим первым выходом запускает первый генератор импульсов 8, частота которого в 100-200 раз больше расчетной частоты квантования
Figure 00000067
Счетчик импульсов 9 фиксирует число Nt импульсов с первого генератора импульсов 8 за период квантования. По переднему фронту следующего импульса генератор 8 отключается по сигналу со второго - инвертирующего выхода Т-триггера 7.
Все вышеперечисленные устройства могут быть реализованы на серийно выпускаемых интегральных микросхемах (ИМС). Так, например, Т-триггер 7 реализуется на КМ555ТМ2 или К155ТМ2 [4, стр. 76, 75], первый генератор импульсов 8 - К555АГ3(К155АГ3)[4, стр. 190], счетчик импульсов 9 может быть реализован на одной или нескольких микросхемах декадного двоично-десятичного счетчика К155ИЕ9 [4, стр 97]. Так, на указанной странице приведено соединение четырех таких микросхем в синхронный 16-разрядный счетчик (от 0 до 64000). Для описываемого устройства достаточно использовать три указанных микросхемы (12 разрядов, счет до 4096).
Значение параметра Nt передается на второй вход блока 5 пересчета кода фильтра. Далее в сумматоре 10 вычисляется разность dN между измеренным Nt и заданным N0 значением числа импульсов. Результат операции рассматривается по модулю, как положительное число. Данная операция для 12-разрядных чисел может реализовываться тремя микросхемами сумматора-вычитателя, например К555ИМ7, содержащими 4 последовательных сумматора [4, стр. 162], без учета знакового разряда на выходе. В случае, если изменение dN относительного периода Nt не превышает порог
Figure 00000068
, реле 11 не срабатывает, первый переключатель 21 не передает сигнал, перестройка не выполняется, второй переключатель 20 передает на цифровой фильтр 6 опорные параметры из блока хранения кода фильтра 2. Если изменение dN относительного периода велико
Figure 00000069
, срабатывает специальное реле 11, построенное соединением компаратора и порогового элемента, так что компаратор сравнивает
Figure 00000070
и ε и формирует логический сигнал 1 в случае
Figure 00000071
а пороговый элемент формирует переключения. Реализация компаратора может выполняться на базе соединения компараторов К555СП1 или К561ИП2 [4, стр. 277, рис 2.68]. На данном рисунке представлено соединение трех 4-разрядных компараторов К561ИП2, реализующих 12-разрядный компаратор. Пороговый элемент можно реализовать триггером Шмидта (К155ТЛ1), возможно, при низких частотах
Figure 00000072
использование усилителя и электромеханического реле, замыкающего переключатель, включающий устройства, выполняющие пересчет параметров фильтра.
Собственно перестройка параметров цифрового фильтра осуществляется путем применения матрицы преобразований Q(R) к опорным параметрам, хранящимся в блоке хранения кода структуры фильтра 2 и подаваемым на вход блока перестройки кода фильтра 5. Первоначально, по сигналу Nt на первом переключателе 21 в вычислителе параметров пересчета13 вычисляются параметр пересчета R=(Nt⋅V-N0)/(Nt⋅1/+N0), а также его степени R2…Rn, т.е. вычислитель подсчитывает параметр R по нелинейной функции R(Nt), затем вычисляет степени, последовательно используя перемножения R⋅R, R2⋅R, R3⋅R, …, Rn-1⋅R, и по окончании вычислений формирует сигнал на запуск второго генератора импульсов 22, тактирующего счетчик-коммутатор 16. Удобным способом вычислений R в блоке 13 может быть использование блоков памяти для вычисления нелинейной функции R(Nt) [5, стр. 219, 220]. Учитывая, что параметр Nt - целое число с ограниченным диапазоном, каждому значению № как адресу можно поставить в соответствие число R (Nt) и вычисление нелинейной функции заменить извлечением из памяти заранее рассчитанного результата по конкретному значению Nt. Для конкретности будем считать, что первый генератор импульсов 8 генерирует частоту, в 200 раз превышающую
Figure 00000073
т.е. N0=200, и идентификация текущей частоты
Figure 00000001
по подсчету значения Nt счетчиком импульсов 9 дает ошибку в 0.5% (1/200). Пусть требуется удовлетворительная работа цифрового фильтра при изменении частоты в 10 раз, т.е. 20<Nt<2000. Следовательно, для размещения всевозможных значений R(Nt) достаточно памяти на 2000 слов. Если каждое слово задает 16-разрядное число (1 знаковый разряд), то объем памяти для размещения нелинейной функции составит 4 кбайта, при этом точность вычислений R составит 1/215=0.003%. Если под слово отводить 1 байт, то потребуются 2 кбайта памяти и точность вычислений составит 1/27=0.8%, что также вполне достаточно. Такая память может реализовываться на матрицах запоминающих элементов PROM К155РЕ3 (32×8, бит) или микросхемах серии К556, имеющих информационную емкость до 64 кбит [5, стр. 198, 200]. Обращение к памяти может выполняться по значению целого Nt. Структура такой реализации вычислителя параметров пересчета 13 представлена на фиг. 4. Характерно, что данная реализация вычислителя нелинейной функции R(Nt) может существенно упростить приборную реализацию за счет исключения сумматоров и делителя. Заполнение памяти значениями R(Nt) должно производиться на предварительном этапе подготовки цифрового фильтра. Для вычисления произведений R⋅R, R2⋅R, R3⋅R, …, Rn-1⋅R можно использовать умножитель. Такие умножители могут реализовываться на ИМС К1802ВП5, возможно использование перемножителя К555ИП9 и сумматора К555ИМ7 [4, стр. 165, 162]. Данные, полученные с вычислителя параметров пересчета 13, используются для вычисления отдельных i-х элементов вектора параметров. Для этого вычислитель параметров пересчета 13 по выполнению всех умножений формирует сигнал на запуск второго генератора импульсов 22, приводящего в действие счетчик-коммутатор 16. Период импульсов второго генератора 22 должен быть таким, чтобы за это время могли осуществиться операции извлечения из памяти и умножения. Реализация второго генератора импульсов 22 аналогична описанной выше реализации блока 8 - ИМС К555АГ3 (К155АГ3) [4, стр. 190]. По сигналам второго генератора импульсов 22, подаваемым на вход счетчика-коммутатора 16, начинает работать счетчик-коммутатор 16, управляющий работой блока элементов памяти 12, мультиплексора 15, сумматора накопителя 18 и обеспечивающий очередность перемножения RK⋅DK[i]. Для этого на входы умножителя 17 поочередно передаются из i-го блока элементов памяти 12 и вычислителя параметров пересчета 13 множители для К-й компоненты RK⋅DK[i] (К=0, 1, 2, …, n) скалярного произведения
Figure 00000074
Множители для каждой компоненты поступают в умножитель через регистр множителя 14 и мультиплексора, которыми управляет счетчик-коммутатор 16, приводимый в действие тактирующими импульсами. Данный счетчик поочередно выдает на своем первом выходе значения 0, 1, … (n+1)2-1 (для КИО фильтра), подаваемые на блок элементов памяти 12, по которым из блока 12 считывается число и подается на регистр множителя 14, передающий число на умножитель 17. Соответствующие последовательности данных чисел, извлекаемых из памяти 12, имеют вид: D0[i], D1[i], …, Dn[i]. На втором выходе счетчика-коммутатора 16, связанном со вторым адресным входом мультиплексора 15, формируется последовательность значений К=0, 1, …, n. По данной последовательности второй мультиплексор 15 передает на блок умножения 17 второй множитель, формируемый в вычислителе параметров пересчета 13. Последовательность сигналов на втором входе умножителя 17 при этом будет такой: 1, R, …, Rn-1, Rn. Первоначально на счетчике-коммутаторе 16 устанавливается 0, что соответствует К=0, i=1, сумматор-накопитель обнуляется. В умножителе 17 осуществляется умножение 1⋅D0[1], результат пересылается в сумматор-накопитель 18. Далее по приходу задающего импульса счетчик-коммутатор 16 сдвигается на 1 и вычисляется следующее произведения R⋅D1[1], которое складывается в сумматоре-накопителе 18 с предыдущим, затем для нового состояния счетчика вычисляется R2, для нового состояния счетчика вычисляется Rn-2⋅D2[i] и т.д. до К=n. В результате n+1 перемножений и сложений получается один элемент aN0, составляющий вектор AN. После вычисления второй выход счетчика-коммутатора 16 обнуляется, счетчик-коммутатор 16 подает на второй вход блока 19 сигнал записи в память вектора параметров 19 содержимого вектора накопителя 18, который затем обнуляется.
Вычисление значений других компонент aNi вектора AN для других значений i выполняется аналогично, но с использованием новых элементов блока памяти 12. С использованием аналогичных процедур вычисляются все элементы вектора AN, которые размещаются в памяти вектора параметров 19. После вычисления всех компонент вектора AN аналогично вычисляется BN, при этом если цифровой фильтр 6 реализует фильтр КИО, вычисление BN не производится.
В описанных выше действиях возможна следующая схемная реализация на типовых ИМС или их комбинациях. Блоки элементов памяти 12 могут реализовываться на матрицах запоминающих элементов PROM К155РЕ3 (32×8 бит) или микросхемах серии К556 [5, стр. 198, 200]. Память вектора параметров 19 может реализовываться на микросхемах К537РУ8 - статическое ОЗУ объемом 2 Кбайта (по 8 бит) или набором микросхем К155РУ2 (ОЗУ 64 бит) [4, стр. 167], регистр множителя 14 - К555ИР8 [5, стр. 121], мультиплексор 15 - К555КП15 [4, стр. 154], умножители 17, 29-31 - К555ИП9 [4, стр. 165] либо 1802 ВП5. Счетчик-коммутатор 16 должен формировать на первом выходе последовательность 0, 1, …, (n+1)2-1 а на втором выходе 0, 1, 2, …, n, 0, 1, 2, … n, … 0, 1, 2, … n. Такое устройство можно сформировать из схем стандартных двоично-десятичных счетчиков КР1533ИЕ2 [5, стр. 160], которые включают секции с модулем 2 и 5, могут при подаче на вход тактирующих импульсов обеспечивать модуль счета М=n+1 (число состояний) до 10, а при наращивании нескольких ИМС и больше. Осуществляя сброс счетчика при достижении М-1 подачей сигнала с выхода на вход СБРОС, можно реализовать желаемую последовательность 0, 1, 2, …n, 0, 1, 2, … n, … 0, 1, 2, … n для управлений вторым мультиплексором 15 и формирования сигнала записи в память вектора параметров 19 и сигнала сброса сумматора-накопителя 18 после записи. Передавая 1 в момент сброса на точно такую же схему, получим на выходе последовательность с модулем (n+1)2 для управления чтением из блока элементов памяти 12 и формирования после окончания данной последовательности сигнала на переключатель 20 в случае КИО фильтра. Для авторегрессионного фильтра, после вычислений параметров aNi аналогично вычисляются параметры bNi - еще (n+1)2 такт таких же вычислений. Аналогично можно использовать ИМС- К155ИЕ9 [4, стр. 97, рис. 1.70] - где представлено соединение четырех микросхем в быстрый 16-разрядный счетчик. Пример реализации указанных функций счетчика-коммутатора приведен на фиг. 7. Сумматор-накопитель 18 может реализовываться композицией нескольких К555ИМ6 (сумматор на два 4-разрядных слова).
По окончании вычислений векторов параметров AN и BN счетчик-коммутатор 16 через второй переключатель 20 осуществляет переключение параметров фильтра с опорных параметров на пересчитанные параметры из памяти вектора параметров 19. Это реализуется подачей запрещающего и разрешающего сигналов на соответствующие регистры памяти. Далее параметры из блока 19 непосредственно участвуют в процессе фильтрации. Следует отметить, что все описанные вычисления по пересчету параметров фильтра проводятся однократно либо эпизодически при изменении частоты квантования, в связи с этим временные характеристики вычислений не имеют для фильтрации существенного значения, в отличие от вычислений в блоке фильтрации, которые выполняются на каждом шаге квантования и ограничены жесткими временными соотношениями.
Оценочно время Тв вычислений, без учета операций сложения, выборки из памяти и записи в память при перестройке определится для фильтра так:
Тв=Тумн*2⋅(n+1)2, где Тумн - время реализации умножения чисел.
Собственно процесс фильтрации заключается в формировании на выходе блока фильтрации 6 суммы координат состояния цифрового фильтра с определенными весами, формируемыми блоком 5 перестройки параметров фильтра. Эта стандартная операция может быть реализована различными известными устройствами, например из [1] или из [2].
При другом подходе к организации этого процесса, в блоке фильтрации 6 используются ячейки памяти, образующие однородную среду, и коммутатор 23, реализуемый на кольцевом регистре-счетчике, отсчитывающим тактовые импульсы 1, 2 …n, 1, 2, … - фиг. 5. Коммутатор организует периодические подключения выходов ячеек и входного сигнала блока к векторным умножителям - блокам 24, 25. Для пояснения работы рассмотрим некоторые ячейки памяти А1, А2, А3, А4, в которых содержатся числовые данные, характеризующие состояние фильтра. Пусть для примера имеем цифровой фильтр 4-го порядка, описываемый четырьмя координатами состояния Х1, Х2, Х3, Х4, причем на определенном такте работы координата состояния X1 размещена в A1, Х2 в А2, Х3 в A3, а Х4 в А4. Цифровой фильтр реализуется методом прямого программирования [3, стр. 33], при котором уравнения изменения вектора состояния X и скалярного выхода Y имеют вид
Figure 00000075
Figure 00000076
где qI и cJ - параметры фильтра - константы, рассчитанные в блоке 5 при выполнении перестройки, либо константы из блока хранения кода структуры фильтра 2 в случае, когда перестройки нет.
При поступлении нового входного сигнала коммутатор 23 передает на вторую группу входов 5, 6, 7, 8 второго векторного блока умножителя 24 содержимое ячеек А1, А2, А3, А4, а также входной сигнал Z. В блоке осуществляется соответствующее умножение координат на вычисленные ранее в блоке 5 (или блоке 2 без перестройки) константы и формируется выходной сигнал блока фильтрации в виде:
Y=c1*Х1+с2*Х2+с3*Х3+с4*Х4+d*Z.
Указанная сумма произведений формируется в первом регистре-накопителе 26 и поступает на выход фильтра.
Далее пересчитываются новые значения координат состояния по уравнениям и изменяется размещение координат состояния для следующего такта вычислений: координата Х4 (А4) становится Х3, Х3(А3) становится Х2, Х2(А2) становится X1, а координата Х4 вычисляется по соотношению:
Х4=q1*X1+q2*X2+q3*X3+q4*X4+v*Z.
Вычисление производится в блоке 25, суммирование частных произведений во втором регистре-накопителе 27, полученный результат записывается в А1. Таким образом координаты состояния поменяли расположение: X1(А2), Х2(А3), Х3(А4), Х4(А1), но перезапись произведена только в одной ячейке А1. На следующем такте все повторяется, но на входы 5, 6, 7, 8 блоков перемножения необходимо подавать сигналы с ячеек памяти в другом порядке: А2, А3, А4, А1, потом А3, А4, А1, А2, далее А4, А1, А2, А3 и, наконец, А1, А2, А3, А4. Все эти смещения связей ячеек памяти и входов блоков перемножения организуются блоком 23 коммутации, который может быть реализован с использованием кольцевого регистра-счетчика на 4 такта (в общем случае на n тактов) и мультиплексоров, коммутирующих поступление сигналов на различные входы блока перемножения - фиг. 6. В частности, каждый из 4 мультиплексоров передает сигнал на определенный вход из второй группы входов первого векторного умножителя 24 и второго векторного умножителя 25. На информационные входы мультиплексора подаются сигналы со всех ячеек, а также сигналы с первого векторного блока перемножителя 24. На адресные входы различных мультиплексоров 1, 2, 3, 4 подаются числа с различных выходов кольцевого регистра. Пусть в определенный такт квантования на мультиплексоры 1, 2, 3, 4 подаются соответственно адреса 1, 2, 3, 4. Так, 1-й мультиплексор получает адрес 1 и пропускает сигнал со своего входа 1 на 5 вход блока 24, 2-й мультиплексор - сигнал со своего входа 2 на 6 вход блока 24, 3-й мультиплексор - сигнал со входа 3 на 7 вход блока 24, 4-й мультиплексор - сигнал со входа 4 на 8 вход блока 24. На следующем такте кольцевой регистр сдвинет последовательность адресов - она поменяется и станет 2, 3, 4, 1, т.е. первый мультиплексор получает адрес 2 и пропустит на 5 вход блока 24 сигнал на его 2 входе, второй мультиплексор получает адрес 3 и передаст сигнал с 3 своего входа, третий мультиплексор получает адрес 4 и пропускает сигнал со своего 4 входа на 7 вход блока 24, четвертый мультиплексор по адресу 1 пропустит сигнал со своего первого входа на 8 вход блока 24. На следующем такте последовательность адресов будет 3, 4, 1, 2, затем 4, 1, 2, 3 и, наконец, снова 1, 2, 3, 4. При этом, хотя номера ячеек под координаты состояния изменяются на каждом шаге, первый и второй векторные блоки умножители 24, 25 выполняют неизменные операции по обработке сигнала.
Все блоки и устройства, входящие в блок фильтрации 6, также могут быть реализованы на серийно выпускаемых ИМС различных серий или их простых соединениях. Такая реализация умножителей сумматоров, счетчиков, мультиплексоров на конкретных элементах была раскрыта ранее при описании блока пересчета кода фильтра 5, в частности раскрыты процедура и реализация векторного умножения, выполняющая операцию
Figure 00000077
по соотношению (12). Память для записи коэффициентов q может реализовываться микросхемой К537 РУ8 - ОЗУ объемом 2 Кбайта (8 бит) или набором микросхем К155РУ2 (ОЗУ 64 бит) [4, стр. 167], мультиплексоры - К555КП15 [4, стр. 154], умножители - К555ИП9 [4, стр. 165,] либо 1802ВП5, первый и второй регистры-накопители 26, 27 могут реализовываться композицией нескольких К555ИМ6 (сумматор на два 4-разрядных слова), кольцевой регистр-счетчик - К155ИЕ9 [4, стр. 97] или КР1533ИЕ2 [5, стр. 160], аналогично счетчики в блоках векторного умножения 24, 25.
В ПРИЛОЖЕНИИ 2 приведены результаты математического моделирования реализации процессов перестройки для цифрового фильтра 4-го порядка с учетом конечной точности представления чисел. Как видно из графиков, полученных по результатам моделирования, частотные характеристики опорного и перестроенного цифрового фильтра практически очень близки в рабочем диапазоне частот при значительном изменении частоты дискретности: уменьшение в 2,5 раза и увеличение в 2,5 раза.
Таким образом, предлагаемый перестраиваемый цифровой фильтр с программируемой структурой позволяет путем введения новых блоков и организации новых связей между ними обеспечить улучшение свойств фильтрации за счет постоянства характеристик фильтрации при изменении частоты квантования
Figure 00000001
. Технический результат от использования изобретения заключается в уменьшении искажения характеристик цифрового фильтра, в частности обеспечении расчетных запасов устойчивости при изменении частоты дискретизации входного сигнала. Изобретательский уровень предложенного технического решения подтверждается отличительной частью формулы изобретения.
Используемые источники
1. Шамриков Б.М. Основы теории цифровых систем управления: Учебник для высших технических учебных заведений. - М., Машиностроение, 1985. - 286 с ил.
2. Патент РФ №2399152 - прототип.
3. Патент РФ №2037364 - аналог.
4. Шило В.Л. Популярные цифровые микросхемы. Справочник. - М., Радио и связь, 1989 г. - 352 с., с ил.
5. Угрюмов Е.П. Цифровая схемотехника. – СПб.: БХВ-Петербург, 2004. - 528 с., с ил.
ПРИЛОЖЕНИЕ 1
Figure 00000078
ПРИЛОЖЕНИЕ 2
МАТЕМАТИЧЕСКОЕ МОДЕЛИРОВАНИЕ РАБОТЫ ФИЛЬТРА.
При моделировании рассматривался цифровой фильтр 4-го порядка, аналоговый прототип которого описывался передаточной функцией вида:
Figure 00000079
.
Расчетная частота квантования соответствовала f0=80 Гц, Т0=0.0125 с.
Опорный цифровой фильтр, соответствующий данной частоте, описывался z-передаточной функцией вида:
Figure 00000080
,
где коэффициенты {a i, bi} определяются следующими значениями:
а 0=0, a 1=0.483, а 2=-.705, а 3=.368, а 0=0.066;
b0=1, b1=-1.329, а 2=.615, а 3=-0.076, а 0=0.0028.
Матрица пересчета в нормированном представлении имеет вид:
Figure 00000081
Откуда векторы GJK определятся выражениями:
Figure 00000082
Figure 00000083
Figure 00000084
Figure 00000085
Figure 00000086
Пересчитанные параметры {aNi, bNi} фильтра определятся с использованием матрицы пересчета в следующем виде:
Figure 00000087
Figure 00000088
Вычисления, производимые в блоке пересчета параметров фильтра для конкретного примера цифрового фильтра 4-го порядка, моделировались на вычислительной программе, реализованной в среде МАТКАД.
При этом выполнялись все математические операции пересчета в той последовательности, в которой они приведены в описании устройства, но со специальным ограничением точности представления чисел и точности выполнения вычислительных операций.
Параметр ограниченной точности вычислений составлял 4 десятичных разряда, что соответствует 14 двоичным разрядам, т.е. практически 2 байта.
Ниже приведены результаты моделирования - частотные характеристики исходного опорного фильтра, пересчитанного фильтра и исходного при увеличении и уменьшении частоты. Результаты подтверждают работоспособность представленных решений - характеристики подстроенного цифрового фильтра близки характеристикам опорного фильтра в рабочем диапазоне частот цифровой системы 0<ω<2 min(f0, ft).
Figure 00000089
Figure 00000090
Figure 00000091
Figure 00000092

Claims (5)

1. Перестраиваемый цифровой фильтр с программируемой структурой, содержащий последовательно соединенные внешнее устройство настройки, блок хранения кода типа фильтра и блок фильтрации, выход внешнего устройство настройки соединен с входом блока хранения кода структуры фильтра, а через блок формирования тактовых импульсов - со вторым входом блока фильтрации, отличающийся тем, что он дополнительно содержит блок идентификации частоты импульсов и блок пересчета кода фильтра, выход блока хранения кода структуры фильтра через блок пересчета кода фильтра соединен с третьим входом блока фильтрации, а выход блока формирования тактовых импульсов через блок идентификации частоты импульсов - со вторым входом блока пересчета кода фильтра.
2. Перестраиваемый цифровой фильтр с программируемой структурой
по п. 1, отличающийся тем, что блок идентификации частоты импульсов содержит Т-триггер, первый генератор импульсов и счетчик импульсов, причем вход блока идентификации частоты импульсов соединен через последовательно подключенные Т-триггер, первый генератор импульсов и счетчик импульсов с выходом блока идентификации частоты импульсов, а второй выход Т-триггера соединен со вторым входом первого генератора импульсов.
3. Перестраиваемый цифровой фильтр с программируемой структурой
по п. 1, отличающийся тем, что блок пересчета кода фильтра содержит сумматор, реле с первым переключателем, блок элементов памяти, вычислитель параметров пересчета, регистр множителя, мультиплексор, счетчик-коммутатор, умножитель, сумматор-накопитель, память вектора параметров, второй генератор импульсов, второй переключатель, второй вход блока пересчета кода фильтра соединен со входом реле через сумматор, а через последовательно подключенные первый переключатель, вычислитель параметров пересчета, мультиплексор, умножитель, сумматор-накопитель, память вектора параметров и второй переключатель с выходом блока пересчета кода фильтра, выход блока элементов памяти через регистр множителя соединен со вторым входом умножителя, второй выход вычислителя параметров пересчета соединен через второй генератор импульсов со входом счетчика-коммутатора, а первый, второй, третий и четвертый выходы счетчика-коммутатора соединены соответственно со входом блока элементов памяти, вторыми входами мультиплексора, сумматора-накопителя и блока памяти вектора параметров, пятый выход счетчика-коммутатора соединен со вторым входом второго переключателя, третий вход которого подключен к первому входу блока пересчета кода фильтра.
RU2016109227A 2016-03-15 2016-03-15 Перестраиваемый цифровой фильтр с программируемой структурой RU2631976C2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2016109227A RU2631976C2 (ru) 2016-03-15 2016-03-15 Перестраиваемый цифровой фильтр с программируемой структурой

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2016109227A RU2631976C2 (ru) 2016-03-15 2016-03-15 Перестраиваемый цифровой фильтр с программируемой структурой

Publications (2)

Publication Number Publication Date
RU2016109227A RU2016109227A (ru) 2017-09-20
RU2631976C2 true RU2631976C2 (ru) 2017-09-29

Family

ID=59893627

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016109227A RU2631976C2 (ru) 2016-03-15 2016-03-15 Перестраиваемый цифровой фильтр с программируемой структурой

Country Status (1)

Country Link
RU (1) RU2631976C2 (ru)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2057364C1 (ru) * 1992-11-25 1996-03-27 Научно-исследовательский институт "Научный центр" Программируемый цифровой фильтр
RU2189109C2 (ru) * 1996-06-27 2002-09-10 Квэлкомм Инкорпорейтед Фильтр с конечным импульсным откликом на базе пзу для использования в мобильном телефоне
RU2001132755A (ru) * 2000-03-03 2003-08-20 Сони Компьютер Энтертейнмент Инк. (Jp) Цифровой фильтр
RU2399152C2 (ru) * 2008-03-12 2010-09-10 Государственное Образовательное Учреждение Высшего Профессионального Образования "Дагестанский Государственный Технический Университет" (Дгту) Универсальный цифровой фильтр с программируемой структурой
EP2418773A1 (en) * 2010-07-28 2012-02-15 Brandenburgische Technische Universität Cottbus Glitch-free switchable FIR-filter
RU2460130C1 (ru) * 2011-04-13 2012-08-27 Закрытое акционерное общество "Ассоциация предприятий морского приборостроения" Способ цифровой рекурсивной полосовой фильтрации и цифровой фильтр для реализации этого способа

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2057364C1 (ru) * 1992-11-25 1996-03-27 Научно-исследовательский институт "Научный центр" Программируемый цифровой фильтр
RU2189109C2 (ru) * 1996-06-27 2002-09-10 Квэлкомм Инкорпорейтед Фильтр с конечным импульсным откликом на базе пзу для использования в мобильном телефоне
RU2001132755A (ru) * 2000-03-03 2003-08-20 Сони Компьютер Энтертейнмент Инк. (Jp) Цифровой фильтр
RU2399152C2 (ru) * 2008-03-12 2010-09-10 Государственное Образовательное Учреждение Высшего Профессионального Образования "Дагестанский Государственный Технический Университет" (Дгту) Универсальный цифровой фильтр с программируемой структурой
EP2418773A1 (en) * 2010-07-28 2012-02-15 Brandenburgische Technische Universität Cottbus Glitch-free switchable FIR-filter
RU2460130C1 (ru) * 2011-04-13 2012-08-27 Закрытое акционерное общество "Ассоциация предприятий морского приборостроения" Способ цифровой рекурсивной полосовой фильтрации и цифровой фильтр для реализации этого способа

Also Published As

Publication number Publication date
RU2016109227A (ru) 2017-09-20

Similar Documents

Publication Publication Date Title
Mignotte Mathematics for computer algebra
US6049815A (en) Method and apparatus for finite field multiplication
JPS60142738A (ja) 内挿近似を使用する除算装置
JPH07507411A (ja) ２の累乗である係数を用いるディジタルフィルタ
JPH02148225A (ja) 有限体の乗法的逆数元を計算するデータ処理方法及び装置
Yakowitz et al. Computation of bounds for digital filter quantization errors
RU2631976C2 (ru) Перестраиваемый цифровой фильтр с программируемой структурой
JPH082014B2 (ja) 多段デジタル・フィルタ
Falkowski Properties and ways of calculation of multi-polarity generalized Walsh transforms
US7543008B1 (en) Apparatus and method for providing higher radix redundant digit lookup tables for recoding and compressing function values
CN112039495B (zh) 一种浮点数fir数字滤波器及其设计方法
US5289398A (en) Small-sized low power consumption multiplication processing device with a rounding recording circuit for performing high speed iterative multiplication
Yazhini et al. Fir filter implementation using modified distributed arithmetic architecture
EP1947796A2 (en) Method and apparatus for dividing information bit string
JPH0563576A (ja) シグマ−デルタ式のアナログ−デジタル変換器に関する複数チヤンネルのデシメーシヨン・フイルタ
Mandelbaum A method for calculation of the square root using combinatorial logic
CN101889389B (zh) 用于自适应非线性滤波的系统和方法
Ortigueira et al. Pseudo-fractional ARMA modelling using a double Levinson recursion
Beletsky et al. Generators of pseudo random sequences of Galois
EP2434650A1 (en) Reed-Solomon encoder with simplified Galois field multipliers
Hagglund et al. A polynomial-based division algorithm
SU1132295A2 (ru) Вычислительный узел цифровой сетки
SU1756883A1 (ru) Устройство дл умножени элементов конечных полей GF(2 @ )
Kowalski Algebraic characterization of orthogonality in the space of polynomials
Lozano et al. Generation of Fixed Polarity Arithmetic Spectra for Ternary Functions