RU99123716A - METHOD FOR PERFORMING READING OPERATIONS IN A MULTI-PROCESSOR COMPUTER SYSTEM - Google Patents

METHOD FOR PERFORMING READING OPERATIONS IN A MULTI-PROCESSOR COMPUTER SYSTEM

Info

Publication number
RU99123716A
RU99123716A RU99123716/09A RU99123716A RU99123716A RU 99123716 A RU99123716 A RU 99123716A RU 99123716/09 A RU99123716/09 A RU 99123716/09A RU 99123716 A RU99123716 A RU 99123716A RU 99123716 A RU99123716 A RU 99123716A
Authority
RU
Russia
Prior art keywords
cache
storage device
response
significant information
information
Prior art date
Application number
RU99123716/09A
Other languages
Russian (ru)
Other versions
RU2183850C2 (en
Inventor
Рави Кумар АРИМИЛЛИ
Джон Стивен ДОДСОН
Джон Майкл КЕЙЗЕР
Джерри Дон ЛУИС
Original Assignee
Интернэшнл Бизнес Машинз Корпорейшн
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/837,516 external-priority patent/US5940856A/en
Priority claimed from US08/839,479 external-priority patent/US5946709A/en
Application filed by Интернэшнл Бизнес Машинз Корпорейшн filed Critical Интернэшнл Бизнес Машинз Корпорейшн
Publication of RU99123716A publication Critical patent/RU99123716A/en
Application granted granted Critical
Publication of RU2183850C2 publication Critical patent/RU2183850C2/en

Links

Claims (20)

1. Способ повышения быстродействия памяти при выполнении операции считывания по запросу от процессора в мультипроцессорной компьютерной системе, содержащей множество процессоров, каждый из которых имеет соответствующий кэш, включающий следующие стадии: загрузку значимой информации из адреса запоминающего устройства по крайней мере в первый и второй кэши, маркирование первого и второго кэшей как кэшей, которые содержат совместные, неизмененные копии значимой информации, выдачу сообщения запрашивающим процессором, в котором указано, что запрашивающий процессор намерен считать значимую информацию из адреса запоминающего устройства, и передачу ответа от одного из первого и второго кэшей, указывающего на то, что этот кэш может служить источником значимой информации.1. A way to improve memory performance when performing a read operation upon request from a processor in a multiprocessor computer system containing a plurality of processors, each of which has a corresponding cache, including the following steps: loading significant information from the address of the storage device into at least the first and second caches, marking the first and second caches as caches that contain joint, unaltered copies of significant information, the issuance of a message by the requesting processor, which indicates of the requesting processor intends to consider relevant information from the address storage, and transmission of a response from one of the first and second caches indicating that the cache can be a source of important information. 2. Способ повышения быстродействия памяти при выполнении операции считывания по запросу от процессора в мультипроцессорной компьютерной системе, содержащей множество процессоров, каждый из которых имеет соответствующий кэш, включающий следующие стадии: загрузку значимой информации из адреса запоминающего устройства в множество кэшей, идентификацию данного кэша из множества кэшей, в котором содержится неизмененная копия значимой информации, которая совсем недавно была считана, маркирование данного кэша как содержащего совсем недавно считанную неизмененную копию значимой информации, маркирование множества кэшей, кроме данного кэша, как содержащих совместные, неизмененные копии значимой информации, выдачу сообщения запрашивающим процессором, в котором указано, что запрашивающий процессор намерен считать значимую информацию из адреса запоминающего устройства, и передачу ответа из данного кэша, указывающего на то, что данный кэш может служить источником значимой информации. 2. A way to improve memory performance when performing a read operation upon request from a processor in a multiprocessor computer system containing a plurality of processors, each of which has a corresponding cache, including the following steps: loading significant information from the address of the storage device into a plurality of caches, identifying a given cache from a plurality caches that contain an unaltered copy of significant information that was recently read, marking this cache as containing very recently a read unaltered copy of significant information, marking the set of caches, except for this cache, as containing joint, unchanged copies of significant information, issuing a message to the requesting processor, which indicates that the requesting processor intends to read the significant information from the address of the storage device, and transmitting the response from this cache indicating that this cache can serve as a source of meaningful information. 3. Способ по п.1 или 2, в котором ответ обнаруживается системной логикой и который также включает стадию передачи ответа от системной логики в запрашивающий процессор. 3. The method according to claim 1 or 2, in which the response is detected by the system logic and which also includes the step of transmitting the response from the system logic to the requesting processor. 4. Способ по п.1 или 2, который также включает стадию передачи значимой информации из данного кэша на схему внутренних соединений, которая соединена с запрашивающим процессором. 4. The method according to claim 1 or 2, which also includes the step of transmitting significant information from this cache to the internal connection diagram, which is connected to the requesting processor. 5. Способ по п.1, в котором данный кэш выбирается из первого и второго кэшей произвольно. 5. The method according to claim 1, in which the cache is selected from the first and second caches arbitrarily. 6. Способ по п.1 или 2, в котором ответ передается в виде отклика в следующую ступень данного кэша, извлекающего сообщение из схемы внутренних соединений, которая соединена с запрашивающим процессором. 6. The method according to claim 1 or 2, in which the response is transmitted in the form of a response to the next stage of the cache, which extracts the message from the internal connection circuitry, which is connected to the requesting processor. 7. Способ по п.1 или 2, включающий также стадию тегирования сообщения идентификатором запроса. 7. The method according to claim 1 or 2, further comprising the step of tagging the message with a request identifier. 8. Способ по п.1 или 2, в котором запоминающее устройство обнаруживает сообщение, а ответ информирует запоминающее устройство о том, что источником значимой информации является данный кэш. 8. The method according to claim 1 or 2, in which the storage device detects a message, and the response informs the storage device that the source of significant information is this cache. 9. Способ по п.1 или 2, в котором по крайней мере еще один кэш, кроме данного кэша, передает другой ответ, первая приоритетная значимая информация ассоциируется с ответом от данного кэша и вторая приоритетная значимая информация ассоциируется с другим ответом, причем вторая приоритетная значимая информация имеет более низкий приоритет, чем первая приоритетная значимая информация. 9. The method according to claim 1 or 2, in which at least one other cache, in addition to the given cache, transmits another response, the first priority significant information is associated with the response from this cache and the second priority significant information is associated with another response, the second priority relevant information has a lower priority than the first priority relevant information. 10. Способ по п.7, включающий также стадию передачи значимой информации из данного кэша в виде ответа в схему внутренних соединений, которая соединена с запрашивающим процессором, причем этот ответ тегируется идентификатором запроса. 10. The method according to claim 7, further comprising the step of transmitting significant information from the cache in the form of a response to the internal connection circuitry, which is connected to the requesting processor, this response being tagged with the request identifier. 11. Компьютерная система, содержащая запоминающее устройство, схему внутренних соединений, соединенную с этим запоминающим устройством, несколько процессоров, которые соединены со схемой внутренних соединений и каждый из которых имеет кэш для хранения в нем значимой инфоэрмации из запоминающего устройства, при этом один данный кэш имеет также средства для индикации, которые показывают, когда данный кэш содержит совместную, неизмененную копию значимой информации, загружаемой в него из запоминающего устройства, и эта значимая информация содержится также в виде совместной, неизмененной копии по крайней мере в одном другом кэше, и средства для передачи ответа из данного кэша, указывающего на то, что данный кэш может служить источником значимой информации, загружаемой из запоминающего устройства, для процессора, посылающего запрос на считывание этой значимой информации. 11. A computer system containing a storage device, an internal connection circuit connected to this storage device, several processors that are connected to the internal connection circuit and each of which has a cache for storing significant information from the storage device in it, while this one cache has also means for indicating that show when a given cache contains a joint, unaltered copy of the significant information loaded into it from the storage device, and this significant information is also contained in the form of a joint, unaltered copy in at least one other cache, and means for transmitting a response from this cache, indicating that this cache can serve as a source of significant information loaded from the storage device for the processor sending the read request this relevant information. 12. Компьютерная система, содержащая запоминающее устройство, схему внутренних соединений, соединенную с этим запоминающим устройством, несколько процессоров, которые соединены со схемой внутренних соединений и каждый из которых имеет кэш для хранения в нем значимой информации из запоминающего устройства, при этом один из данных кэшей имеет также средства для индикации, которые показывают, когда данный кэш содержит совсем недавно считанную неизмененную копию значимой информации, загружаемой в него из запоминающего устройства, и эта значимая информация содержится также в виде совместной, неизмененной копии по крайней мере в одном другом кэше, и средства для передачи ответа из данного кэша, указывающего на то, что данный кэш может служить источником значимой информации, загружаемой из запоминающего устройства, для процессора, посылающего запрос на считывание этой значимой информации. 12. A computer system containing a storage device, an internal connection circuit connected to this storage device, several processors that are connected to the internal connection circuit and each of which has a cache for storing relevant information from the storage device, one of these caches it also has indicators that indicate when a given cache contains a recently read unaltered copy of significant information loaded into it from a storage device, and this sign the readable information is also contained in the form of a joint, unaltered copy in at least one other cache, and means for transmitting a response from the given cache indicating that the given cache can serve as a source of significant information downloaded from the storage device for the processor sending the request to read this relevant information. 13. Компьютерная система по п.11 или 12, включающая также блок управления системой, который соединен со схемой внутренних соединений и в котором имеются средства для обнаружения ответа и его последующей пересылки в запрашивающий процессор. 13. The computer system according to claim 11 or 12, further comprising a system control unit that is connected to the internal circuitry and which has means for detecting the response and then forwarding it to the requesting processor. 14. Компьютерная система по п.11 или 12, имеющая также средства для передачи значимой информации из данного кэша в запрашивающий процессор. 14. The computer system according to claim 11 or 12, also having means for transmitting significant information from this cache to the requesting processor. 15. Компьютерная система по п.11, имеющая также средства для произвольного выбора данного кэша из кэшей, содержащих совместные, неизмененные копии значимой информации. 15. The computer system according to claim 11, also having means for randomly selecting a given cache from caches containing joint, unaltered copies of significant information. 16. Компьютерная система по п.11 или 12, в которой каждый кэш имеет средства для извлечения из схемы внутренних соединений сообщения от запрашивающего процессора. 16. The computer system according to claim 11 or 12, in which each cache has means for extracting messages from the requesting processor from the internal connection circuit. 17. Компьютерная система по п.11 или 12, имеющая также средства для определения приоритета, ассоциированного с ответом. 17. The computer system according to claim 11 or 12, also having means for determining the priority associated with the response. 18. Компьютерная система по п.16, в которой также имеются средства для тегирования сообщения идентификатором запроса. 18. The computer system according to clause 16, in which there are also means for tagging a message with a request identifier. 19. Компьютерная система по п.16, в которой запоминающее устройство обнаруживает сообщение и в которой имеются средства, информирующие запоминающее устройство о том, что источником значимой информации является данный кэш. 19. The computer system according to clause 16, in which the storage device detects a message and in which there are means informing the storage device that the source of significant information is this cache. 20. Компьютерная система по п.18, в которой также имеются средства для передачи значимой информации в виде ответа в схему внутренних соединений, причем этот ответ тегируется идентификатором запроса и дополнительным сигналом, свидетельствующим о том, что значимую информацию можно получить из кэша, а не из запоминающего устройства. 20. The computer system of claim 18, wherein there is also a means for transmitting meaningful information in the form of a response to the internal connection diagram, this response being tagged with a request identifier and an additional signal indicating that meaningful information can be obtained from the cache and not from the storage device.
RU99123716/09A 1997-04-14 1998-04-03 Method of performance of reading operation in multiprocessor computer system RU2183850C2 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/837,516 US5940856A (en) 1997-04-14 1997-04-14 Cache intervention from only one of many cache lines sharing an unmodified value
US08/839,479 US5946709A (en) 1997-04-14 1997-04-14 Shared intervention protocol for SMP bus using caches, snooping, tags and prioritizing
US08/839,479 1997-04-14
US08/837,516 1997-04-14

Publications (2)

Publication Number Publication Date
RU99123716A true RU99123716A (en) 2001-11-27
RU2183850C2 RU2183850C2 (en) 2002-06-20

Family

ID=27125949

Family Applications (1)

Application Number Title Priority Date Filing Date
RU99123716/09A RU2183850C2 (en) 1997-04-14 1998-04-03 Method of performance of reading operation in multiprocessor computer system

Country Status (7)

Country Link
EP (1) EP0976047B1 (en)
CN (1) CN1215416C (en)
CA (1) CA2286364A1 (en)
DE (1) DE69810098T2 (en)
PL (1) PL336162A1 (en)
RU (1) RU2183850C2 (en)
WO (1) WO1998047071A1 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7496729B2 (en) * 2004-05-13 2009-02-24 International Business Machines Corporation Method and apparatus to eliminate interpartition covert storage channel and partition analysis
CN1328670C (en) * 2005-03-30 2007-07-25 中国人民解放军国防科学技术大学 Method for supporting multiple processor node internal organ data sharing by directory protocol
US20060253662A1 (en) * 2005-05-03 2006-11-09 Bass Brian M Retry cancellation mechanism to enhance system performance
TWI322354B (en) * 2005-10-18 2010-03-21 Via Tech Inc Method and system for deferred command issuing in a computer system
US9639276B2 (en) * 2015-03-27 2017-05-02 Intel Corporation Implied directory state updates
CN107634916B (en) * 2016-07-19 2020-11-03 大唐移动通信设备有限公司 Data communication method and device
US10713166B2 (en) * 2017-05-05 2020-07-14 Samsung Electronics Co., Ltd. Efficient early ordering mechanism
RU2672726C1 (en) * 2017-11-27 2018-11-19 Общество с ограниченной ответственностью "РЭЙДИКС" Method for performing read ahead in data storage systems
CN113032298B (en) * 2019-12-24 2023-09-29 中科寒武纪科技股份有限公司 Computing device, integrated circuit device, board card and order preserving method for order preserving
CN113032299B (en) * 2019-12-24 2023-09-26 中科寒武纪科技股份有限公司 Bus system, integrated circuit device, board card and order preserving method for processing request
US11314637B2 (en) * 2020-05-29 2022-04-26 Hewlett Packard Enterprise Development Lp System and method for efficient cache coherency protocol processing

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2010317C1 (en) * 1990-07-20 1994-03-30 Институт точной механики и вычислительной техники им.С.А.Лебедева РАН Buffer memory control unit
RU2060538C1 (en) * 1992-12-30 1996-05-20 Институт Точной Механики И Вычислительной Техники Им.С.А.Лебедева Device for control of memory unit

Similar Documents

Publication Publication Date Title
FI61363B (en) data processing system
KR100274771B1 (en) Method of shared intervention for cache lines in the shared state for smp bus
KR100293136B1 (en) Method of shared intervention for cache lines in the recently read state for smp bus
ES2169319T3 (en) COMPUTER SYSTEM WITH PREVIOUS SEARCH CAPACITY IN ANTEMEMORY BASED ON TYPES OF REQUEST TO THE CPU.
ATE176534T1 (en) METHOD FOR INCREASE DATA PROCESSING SPEED IN A COMPUTER SYSTEM
KR910014814A (en) Device for maintaining consistency of multiprocessing computer system using virtual cache
US20140115297A1 (en) Detection of conflicts between transactions and page shootdowns
CA2052766C (en) Methods and apparatus for maintaining cache integrity whenever a cpu write to rom operation is performed with rom mapped to ram
RU99123716A (en) METHOD FOR PERFORMING READING OPERATIONS IN A MULTI-PROCESSOR COMPUTER SYSTEM
KR900016868A (en) Cache Diagnostic Mode
JPS58212694A (en) Memory system
KR890010709A (en) Information processing device
KR920004990A (en) Data transmission control method of peripheral data processing subsystem connecting high speed channel to low speed peripheral memory device and apparatus therefor
KR20210076103A (en) I/O Coherent Request Node for Data Processing Networks with Improved Handling of Write Operations
US20140075151A1 (en) Detection of conflicts between transactions and page shootdowns
JPH0532775B2 (en)
YU47428B (en) DEVICE FOR INCREASING THE AVAILABILITY OF OPERANDS IN THE DATA PROCESSING SYSTEM
US7627734B2 (en) Virtual on-chip memory
KR900007135B1 (en) Buffer storage control system having a priority circuit
RU2183850C2 (en) Method of performance of reading operation in multiprocessor computer system
US9158682B2 (en) Cache memory garbage collector
EP0153109A2 (en) Cache coherence system
KR890007161A (en) Multi-beeper used for processor-memory data transfer
JPS6312030A (en) Error processing mechanism for information processor
GB2037466A (en) Computer with cache memory