RU99123716A - Способ выполнения операций считывания в мультипроцессорной компьютерной системе - Google Patents
Способ выполнения операций считывания в мультипроцессорной компьютерной системеInfo
- Publication number
- RU99123716A RU99123716A RU99123716/09A RU99123716A RU99123716A RU 99123716 A RU99123716 A RU 99123716A RU 99123716/09 A RU99123716/09 A RU 99123716/09A RU 99123716 A RU99123716 A RU 99123716A RU 99123716 A RU99123716 A RU 99123716A
- Authority
- RU
- Russia
- Prior art keywords
- cache
- storage device
- response
- significant information
- information
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims 9
- 230000004044 response Effects 0.000 claims 18
- 238000010586 diagram Methods 0.000 claims 2
- 230000007334 memory performance Effects 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 claims 1
- 239000000284 extract Substances 0.000 claims 1
Claims (20)
1. Способ повышения быстродействия памяти при выполнении операции считывания по запросу от процессора в мультипроцессорной компьютерной системе, содержащей множество процессоров, каждый из которых имеет соответствующий кэш, включающий следующие стадии: загрузку значимой информации из адреса запоминающего устройства по крайней мере в первый и второй кэши, маркирование первого и второго кэшей как кэшей, которые содержат совместные, неизмененные копии значимой информации, выдачу сообщения запрашивающим процессором, в котором указано, что запрашивающий процессор намерен считать значимую информацию из адреса запоминающего устройства, и передачу ответа от одного из первого и второго кэшей, указывающего на то, что этот кэш может служить источником значимой информации.
2. Способ повышения быстродействия памяти при выполнении операции считывания по запросу от процессора в мультипроцессорной компьютерной системе, содержащей множество процессоров, каждый из которых имеет соответствующий кэш, включающий следующие стадии: загрузку значимой информации из адреса запоминающего устройства в множество кэшей, идентификацию данного кэша из множества кэшей, в котором содержится неизмененная копия значимой информации, которая совсем недавно была считана, маркирование данного кэша как содержащего совсем недавно считанную неизмененную копию значимой информации, маркирование множества кэшей, кроме данного кэша, как содержащих совместные, неизмененные копии значимой информации, выдачу сообщения запрашивающим процессором, в котором указано, что запрашивающий процессор намерен считать значимую информацию из адреса запоминающего устройства, и передачу ответа из данного кэша, указывающего на то, что данный кэш может служить источником значимой информации.
3. Способ по п.1 или 2, в котором ответ обнаруживается системной логикой и который также включает стадию передачи ответа от системной логики в запрашивающий процессор.
4. Способ по п.1 или 2, который также включает стадию передачи значимой информации из данного кэша на схему внутренних соединений, которая соединена с запрашивающим процессором.
5. Способ по п.1, в котором данный кэш выбирается из первого и второго кэшей произвольно.
6. Способ по п.1 или 2, в котором ответ передается в виде отклика в следующую ступень данного кэша, извлекающего сообщение из схемы внутренних соединений, которая соединена с запрашивающим процессором.
7. Способ по п.1 или 2, включающий также стадию тегирования сообщения идентификатором запроса.
8. Способ по п.1 или 2, в котором запоминающее устройство обнаруживает сообщение, а ответ информирует запоминающее устройство о том, что источником значимой информации является данный кэш.
9. Способ по п.1 или 2, в котором по крайней мере еще один кэш, кроме данного кэша, передает другой ответ, первая приоритетная значимая информация ассоциируется с ответом от данного кэша и вторая приоритетная значимая информация ассоциируется с другим ответом, причем вторая приоритетная значимая информация имеет более низкий приоритет, чем первая приоритетная значимая информация.
10. Способ по п.7, включающий также стадию передачи значимой информации из данного кэша в виде ответа в схему внутренних соединений, которая соединена с запрашивающим процессором, причем этот ответ тегируется идентификатором запроса.
11. Компьютерная система, содержащая запоминающее устройство, схему внутренних соединений, соединенную с этим запоминающим устройством, несколько процессоров, которые соединены со схемой внутренних соединений и каждый из которых имеет кэш для хранения в нем значимой инфоэрмации из запоминающего устройства, при этом один данный кэш имеет также средства для индикации, которые показывают, когда данный кэш содержит совместную, неизмененную копию значимой информации, загружаемой в него из запоминающего устройства, и эта значимая информация содержится также в виде совместной, неизмененной копии по крайней мере в одном другом кэше, и средства для передачи ответа из данного кэша, указывающего на то, что данный кэш может служить источником значимой информации, загружаемой из запоминающего устройства, для процессора, посылающего запрос на считывание этой значимой информации.
12. Компьютерная система, содержащая запоминающее устройство, схему внутренних соединений, соединенную с этим запоминающим устройством, несколько процессоров, которые соединены со схемой внутренних соединений и каждый из которых имеет кэш для хранения в нем значимой информации из запоминающего устройства, при этом один из данных кэшей имеет также средства для индикации, которые показывают, когда данный кэш содержит совсем недавно считанную неизмененную копию значимой информации, загружаемой в него из запоминающего устройства, и эта значимая информация содержится также в виде совместной, неизмененной копии по крайней мере в одном другом кэше, и средства для передачи ответа из данного кэша, указывающего на то, что данный кэш может служить источником значимой информации, загружаемой из запоминающего устройства, для процессора, посылающего запрос на считывание этой значимой информации.
13. Компьютерная система по п.11 или 12, включающая также блок управления системой, который соединен со схемой внутренних соединений и в котором имеются средства для обнаружения ответа и его последующей пересылки в запрашивающий процессор.
14. Компьютерная система по п.11 или 12, имеющая также средства для передачи значимой информации из данного кэша в запрашивающий процессор.
15. Компьютерная система по п.11, имеющая также средства для произвольного выбора данного кэша из кэшей, содержащих совместные, неизмененные копии значимой информации.
16. Компьютерная система по п.11 или 12, в которой каждый кэш имеет средства для извлечения из схемы внутренних соединений сообщения от запрашивающего процессора.
17. Компьютерная система по п.11 или 12, имеющая также средства для определения приоритета, ассоциированного с ответом.
18. Компьютерная система по п.16, в которой также имеются средства для тегирования сообщения идентификатором запроса.
19. Компьютерная система по п.16, в которой запоминающее устройство обнаруживает сообщение и в которой имеются средства, информирующие запоминающее устройство о том, что источником значимой информации является данный кэш.
20. Компьютерная система по п.18, в которой также имеются средства для передачи значимой информации в виде ответа в схему внутренних соединений, причем этот ответ тегируется идентификатором запроса и дополнительным сигналом, свидетельствующим о том, что значимую информацию можно получить из кэша, а не из запоминающего устройства.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/837,516 US5940856A (en) | 1997-04-14 | 1997-04-14 | Cache intervention from only one of many cache lines sharing an unmodified value |
| US08/839,479 US5946709A (en) | 1997-04-14 | 1997-04-14 | Shared intervention protocol for SMP bus using caches, snooping, tags and prioritizing |
| US08/839,479 | 1997-04-14 | ||
| US08/837,516 | 1997-04-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU99123716A true RU99123716A (ru) | 2001-11-27 |
| RU2183850C2 RU2183850C2 (ru) | 2002-06-20 |
Family
ID=27125949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU99123716/09A RU2183850C2 (ru) | 1997-04-14 | 1998-04-03 | Способ выполнения операций считывания в мультипроцессорной компьютерной системе |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0976047B1 (ru) |
| CN (1) | CN1215416C (ru) |
| CA (1) | CA2286364A1 (ru) |
| DE (1) | DE69810098T2 (ru) |
| PL (1) | PL336162A1 (ru) |
| RU (1) | RU2183850C2 (ru) |
| WO (1) | WO1998047071A1 (ru) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7496729B2 (en) * | 2004-05-13 | 2009-02-24 | International Business Machines Corporation | Method and apparatus to eliminate interpartition covert storage channel and partition analysis |
| CN1328670C (zh) * | 2005-03-30 | 2007-07-25 | 中国人民解放军国防科学技术大学 | 目录协议对多处理器结点内脏数据共享的支持方法 |
| US20060253662A1 (en) * | 2005-05-03 | 2006-11-09 | Bass Brian M | Retry cancellation mechanism to enhance system performance |
| TWI322354B (en) * | 2005-10-18 | 2010-03-21 | Via Tech Inc | Method and system for deferred command issuing in a computer system |
| US9639276B2 (en) * | 2015-03-27 | 2017-05-02 | Intel Corporation | Implied directory state updates |
| CN107634916B (zh) * | 2016-07-19 | 2020-11-03 | 大唐移动通信设备有限公司 | 一种数据通信方法和装置 |
| US10713166B2 (en) * | 2017-05-05 | 2020-07-14 | Samsung Electronics Co., Ltd. | Efficient early ordering mechanism |
| RU2672726C1 (ru) * | 2017-11-27 | 2018-11-19 | Общество с ограниченной ответственностью "РЭЙДИКС" | Способ выполнения упреждающего чтения в системах хранения данных |
| CN113032298B (zh) * | 2019-12-24 | 2023-09-29 | 中科寒武纪科技股份有限公司 | 用于保序的计算装置、集成电路装置、板卡及保序方法 |
| CN113032299B (zh) * | 2019-12-24 | 2023-09-26 | 中科寒武纪科技股份有限公司 | 用于处理请求的总线系统、集成电路装置、板卡及保序方法 |
| US11314637B2 (en) * | 2020-05-29 | 2022-04-26 | Hewlett Packard Enterprise Development Lp | System and method for efficient cache coherency protocol processing |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2010317C1 (ru) * | 1990-07-20 | 1994-03-30 | Институт точной механики и вычислительной техники им.С.А.Лебедева РАН | Устройство управления буферной памятью |
| RU2060538C1 (ru) * | 1992-12-30 | 1996-05-20 | Институт Точной Механики И Вычислительной Техники Им.С.А.Лебедева | Устройство управления оперативной памятью |
-
1998
- 1998-04-03 WO PCT/GB1998/001002 patent/WO1998047071A1/en not_active Ceased
- 1998-04-03 RU RU99123716/09A patent/RU2183850C2/ru active
- 1998-04-03 CN CNB988041480A patent/CN1215416C/zh not_active Expired - Fee Related
- 1998-04-03 PL PL98336162A patent/PL336162A1/xx not_active IP Right Cessation
- 1998-04-03 EP EP98914979A patent/EP0976047B1/en not_active Expired - Lifetime
- 1998-04-03 DE DE69810098T patent/DE69810098T2/de not_active Expired - Lifetime
- 1998-04-03 CA CA002286364A patent/CA2286364A1/en not_active Abandoned
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI61363B (fi) | Databehandlingssystem | |
| KR100274771B1 (ko) | Smp 버스의 공유 상태에서의 캐시 라인들의 공유 개입 방법 | |
| KR100293136B1 (ko) | Smp버스의최근판독상태에서의캐시라인들의공유개입방법 | |
| ES2169319T3 (es) | Sistema de computador con capacidad de busqueda previa en antememoria basada en tipos de peticion a la cpu. | |
| ATE176534T1 (de) | Verfahren zur erhöhung der datenverarbeitungsgeschwindigkeit in einem rechnersystem | |
| KR910014814A (ko) | 가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지 장치 | |
| US20140115297A1 (en) | Detection of conflicts between transactions and page shootdowns | |
| CA2052766C (en) | Methods and apparatus for maintaining cache integrity whenever a cpu write to rom operation is performed with rom mapped to ram | |
| RU99123716A (ru) | Способ выполнения операций считывания в мультипроцессорной компьютерной системе | |
| KR900016868A (ko) | 캐시용 고장진단 모드 | |
| JPS58212694A (ja) | メモリシステム | |
| KR890010709A (ko) | 정보처리장치 | |
| KR920004990A (ko) | 저속 주변기억장치에 고속채널을 연결한 주변장치 데이타처리 서브시스템의 데이타 전송제어방법 및 그 장치 | |
| KR20210076103A (ko) | 기록 동작들의 개선된 핸들링을 갖는 데이터 프로세싱 네트워크용 i/o 코히런트 요청 노드 | |
| US20140075151A1 (en) | Detection of conflicts between transactions and page shootdowns | |
| JPH0532775B2 (ru) | ||
| YU47428B (sh) | Uredjaj za povećanu raspoloživost operanda u sistemu za obradu podataka | |
| US7627734B2 (en) | Virtual on-chip memory | |
| KR900007135B1 (ko) | 우선 선택회로를 갖는 바퍼 스토리지 제어 시스템 | |
| RU2183850C2 (ru) | Способ выполнения операций считывания в мультипроцессорной компьютерной системе | |
| US9158682B2 (en) | Cache memory garbage collector | |
| EP0153109A2 (en) | Cache coherence system | |
| KR890007161A (ko) | 프로세서-메모리 데이타 전송시에 사용되는 다중-비퍼 | |
| JPS6312030A (ja) | 情報処理装置のエラ−処理機構 | |
| GB2037466A (en) | Computer with cache memory |