SE470472B - Förfarande och anordning för att anpassa den takt med vilken datainformation utläses från ett minne till den takt med vilken datainformation inskrivs i minnet - Google Patents

Description

4 10 15 20 25 _30 35 l o 472 "i" 2 förutbestämt sätt från ett.- nominellt antal enheter med datainformation. Vid överföring av datainformation från ett SDH- system till ett PDI-I-system skrivs datainformationen in i ett antalet enheter med olika i olika så kan Den inskrivna datainformationen adresserbart minne och eftersom datainformation kan vara ramar inskrivningstakten variera. utläses ur det adresserbara minnet till PDH-systemet och vid utläsningen från minnet måste utläsningstakten regleras så att den i genomsnitt är lika hög som inskrivningstakten för att minnet inte skall bli överfullt eller tomt på data. En skrivräknare används för att ange adressen för inskrivning i minnet och en läsräknare används för att ange adressen för. utläsning från minnet. Utläsningstakten styrs därför i praktiken genom att reglera takten på genereringen av läsadresser.

Problemet med att använda en faslåsningskrets för att enligt känd teknik reglera utläsningshastigheten ur minnet vid överföring av datainformation från ett SDR-system till ett PDH-system, där inskrivningstakten varierar på ovan beskrivet _sätt, är att s.k. jitter erhålls på det adresserbara minnets utgång. Problemet med jitter orsakas av att variationerna i antalet enheter per ram i SDR-systemet är så förhållandevis stora och förekommer så sällan att faslåsningskretsen inte kan reglera utläsningstakten utan att generera besvärande jitter som förs vidare i transmissions- systemet .

.I den svenska patentansökan med ansökningsnummer 9201672-4 visas en annan typ av anordning för att reglera utläsningstakten från ett adresserbart' minne som utgör buffert mellan ett SDB-system och ett PDH-system. Bufferten innefattar förutom det adresserbara minnet, en skrivräknare för avgivande av skrivadresser i takt med att datainformation inkommer till minnet samt en läsräknare för avgivande av läsadresser för utläsning från minnet. Inskrivnings- takten kan variera beroende på hur mycket datainformation ramarna innehåller och avsikten med anordningen är att reglera utläsningstakten så att den följer den varierande inskrivnings- takten. För reglering av utläsningshastigheten innefattar anordningen en medelvärdesräknare som genererar medelvärdes- 'in 10 15 20 25 30 35 ,4f1n "O H-/U 4/4. adresser, omkring vilka skrivadresserna pendlar. De genererade medelvärdesadresserna utgör således medelvärden av de genererade a _ skrivadresserna. Anordningen innefattar en första fasdetektor för jämförelse mellan en genererad skrivadress och en samtidigt genererad medelvärdesadress. Om skrivadressen avviker för mycket från medelvärdesadressen, till följd av variationer i inskriv- ningshastigheten, så påskyndas eller fördröjs genereringen av medelvärdesadresser så att skrivadresserna hela tiden pendlar omkring medelvärdesadresserna. Medelvärdesräknaren utnyttjar en högfrekvensklocka för generering av succesiva medelvärdes- adresser. Högfrekvensklockan har en frekvens som är högre än frekvensen som skrivadresserna genereras med för att en påskyndning eller en fördröjning vid generering av en ny medelvärdesadress skall kunna utföras stegvis. För reglering av utläsningshastigheten utnyttjas en andra fasdetektor i vilken varje genererad läsadress jämförs med den samtidigt genererade medelvärdesadressen och ur jämförelsen avgörs om utläsningstakten är för hög. Om den är för hög så stoppas tillfälligt genereringen av läsadresser så att utläsningstakten blir lika hög som inskrivningstakten.

Redogörelse för uppfinningen För de tidigare nämnda transmissionssystemen innefattande SDH- system, PDH-system och övergångar mellan dessa har det utarbetats ny standard enligt CCITT för system som arbetar med frekvensen 155 MHz. Den nya standarden avseende ramarnas innehåll har beteckningen G.703, G.707-709 respektive G.781-784. Enligt denna standard innehåller ramarna i SDH-systemet datainformation respektive annan information fördelad på ord som vardera omfattar i huvudsak åtta bitar. Vid överföring mellan ett SDK-system och ett PDH-system är det endast datainformationen som överförs varvid datainformationen skrivs in ordvis i ett adresserbart minne i vilket datainformationen mellanlagras innan den utläses till PDH-systemet. Mängden datainformation per ram i SDB-systemet kan enligt specifikationer i den nya standarden vara ett nominellt antal ord eller den kan innehålla tre ord fler eller tre ord färre än det nominella antalet ord per ram. Eftersom .Rs '7 / 10 15 20 25 50 35 Û U 72 4 4% mängden datainformation på detta sätt varierar i olika ramar så varierar också inskrivningstakten i minnet.

Mängden datainformation kan således variera i de olika ramarna i enlighet med den nya standarden som beskrivits. Detta beror på att datainformation, som tidigare nämnts, också överförs mellan olika SDH-system och i samband med en sådan överföring måste eventuella taktskillnader mellan signaler i de olika SDK-systemen jämnas ut. Utjämningar av taktskillnader i samverkande SDH-system sker enligt specifikationer i den nya standarden. Enligt denna standard utförs utjämningar genom att tre ord med datainformation, på förutbestämt sätt, läggs till i en ram eller tas bort från en ram.

För att inskrivningstakten enligt nya standarden så är det olämpligt att på känt sätt utnyttja en faslåsningskrets eftersom problemen med jitter då blir så svåra. Det är inte heller möjligt att utnyttja en anordning enligt den tidigare beskrivna svenska ansökan med ansökningsnummer 9201672-4 eftersom medelvärdesräknaren i den synkronisera utläsningstakten med den varierande ansökan arbetar med en frekvens som är högre än frekvensen med vilken datainformationen inkommer till minnet. I ett SDH-system som arbetar med den nya standarden inkommer informationen i ramarna till det adresserbara minnet med en frekvens som är 155 MHz. Någon högre frekvens som skulle kunna utnyttjas av medelvärdesräknaren finns dock inte att tillgå och därför kan inte en anordning som innefattar nämnda medelvärdesräknare användas.

Problemet att anpassa utläsningstakten från ett adresserbart minnet till en varierande inskrivningstakt till minnet är naturligtvis inte unikt för överföringar mellan SDH-system och PDH-system utan förekommer även i andra sammanhang.

Ett ändamål med föreliggande uppfinning är att kunna reglera utläsningstakten från ett adresserbart minne så att den i genomsnitt är lika hög som inskrivningstakten utan att besvärande jitter uppstår vid momentana förändringar i inskrivningstakten. f' l, 10 15 20 25 _30 35 5 -70 472 I.

Något förenklat uppnås detta ändamål genom att eventuella momentana förändringar i inskrivningstakten detekteras, de eventuella detekterade förändringarna maskeras initialt, maskeringen reduceras successivt, samt utläsningstakten regleras inklusive eventuell maskering av mot inskrivningstakten förändringar.

En anordning enligt uppfinningen kan innefatta ett detekterings- organ för fastställande av en förändring av den den takt med vilken skrivadresserna tillföres minnet, ett första härlednings- organ för härledning av en första jämförelsestorhet ur skrivadresserna och ur en första referensadress, och ett andra härledningsorgan för härledning av en andra jämförelsestorhet ur läsadresserna och ur en andra referensadress. Nämnda jämförelses- torheter avges till ett reglerorgan för reglering av utläsnings- hastigheten i beroende av förhållandet mellan jämförelse- storheterna. Anordningen innefattar också ett påverkansorgan för påverkan av härledningen av minst en av jämförelsestorheterna i en förutbestämd omfattning som motsvarar den detekterade taktförändringen, så att taktförändringen initialt maskeras för reglerorganet. Påverkansorganet är anordnat att' succesivt reducera påverkan av härledningen så att reglerorganet steg för steg reglerar utläsningstakten så att den blir lika hög som inskrivningstakten.

Utföringsformer av ett förfarande och en anordning enligt uppfinningen är i första hand men inte uteslutande avsedda för användning i samband med övergångar eller överföringar mellan SDH- och PDH-system varvid det adresserbara minnet ingår i en buffert mellan systemen. I SDH-systemet uppträder datainformationen fördelad på ramar, vilka ramar innefattar enheter'med datainformation som skall överföras till PDH-systemet och enheter med annan information som inte skall överföras till PDH-systemet. Antalet enheter datainformation per ram kan variera beroende på om ramen innehåller ett nominellt antal enheter datainformation eller fler enheter datainformation eller färre enheter datainformation. 470 472 10 15 20 25 30 För inskrivning av datainformation i minnet i en utföringsform av en anordning enligt uppfinningen kan en skrivadressgenerator alstra en skrivadress för varje enhet datainformation som via I minnet skall överföras till PDH-systemet. Skrivadresserna alstras i cyklisk följd. alstras i cyklisk följd i en läsadressgenerator. En faslásnings- För utläsning ur minnet kan läsadresserna krets kan reglera utläsningstakten genom att reglera takten på alstringen av läsadresser. Enligt uppfinningen detekteras en förändring av den takt med vilken datainformation inkommer till Vid detekterad taktförändring, enheter datainformation än nominellt inkommer till minnet i en minnet. dvs fler eller färre ram, så maskeras initialt motsvarande alstring av fler eller färre skrivadresser för faslásningskretsen så att den inte momentant ändrar takten som läsadresserna alstras med. Den utförda maskeringen borttages 'därefter succesivt varvid faslásningskretsen stegvis erhåller information om en detekterad förändring i inskrivningstakten så att faslásningskretsen stegvis reglerar takten på alstringen av läsadresser. Faslåsningskretsen utsätts därmed _ taktförändringar. Därmed undanröjs risken för att besvärande inte för att snabbt utföra mycket stora j itter uppstår . i Fördelen med uppfinningen är framförallt att utläsningstakten kan justeras stegvis så att problem med jitter aldrig uppstår.

Anordningen är dessutom relativt enkel att implementera och kostnaden kan hållas låg eftersom de ingående komponenterna är av konventionellt slag.

Uppfinningen kommer nu att beskrivas närmare med hjälp av utföringsexempel och med hänvisning till bifogade ritning.

Figur-beskrivning Figur 1 visar hur datainformation är fördelad pá ramar i det synkrona systemet och i det plesiokrona systemet.

Figur 2 visar känd teknik för inskrivning och utläsning av datainformation i ett minne.

Figur 3 visar adresser i ett adresserbart minne. q! 10 15 20 25 30 35 470 47¿ Figur 4 visar en anórdning enligt uppfinningen.

Figur 5a-5c visar cyklisk alstring av skrivadresser i tre olika fail. ' Figur 6 varierande takt.

Figur 7 illustrerar minnespositionerna med tillhörande adresser i det adresserbara minnet i anordningen enligt uppfinningen.

Figur 8 illustrerar pulser från ett första och ett andra illustrerar cyklisk alstring av läsadresser med härledningsorgan i anordningen enligt uppfinningen.

Figur 9a och 9b illustreras tidsförskjutningen.mellan pulser från nämnda härledningsorgan.

I figur 10 visas ett diagram som illustrerar variationer i en första referensadress.

Föredragen utföringsform I en föredragen utföringsform av ett förfarande och en anordning enligt uppfinningen utgör ett minne en buffert mellan ett synkront digitalt hierarkiskt system, ett s.k. SDH-system, och ett plesiokront digitalt hierarkiskt system, ett s.k. PDH-system.

Avsikten med uppfinningen är att överföra datainformation från SDH-systemet, via minnet, till PDH-systemet pà sådant sätt att utläsningstakten från minnet i genomsnitt är lika hög som inskrivningstakten i minnet.

Datainformationen i det synkrona systemet uppträder fördelad på ramar Datain vilka illustreras i figur 1. I figuren illustreras egentligen endast en del av en ram Datain, en s.k. rad. Ramen består i verkligheten av ytterligare åtta stycken delar, s.k. rader, men det är bara den i figur 1 visade delen av ramen Datain som har väsentlig betydelse för uppfinningen. I den fortsatta beskrivningen behandlas den i figur 1 illustrerade delen av ramen Datain som om den utgör hela ramen, eftersom resterande information i ramen saknar betydelse för uppfinningen. Ramarna Datain i SDH-systemet innefattar dels enheter med datainformation DATAINFOin som skall överföras till PDH-systemet, dels enheter med annan information OTHER som inte skall överföras till PDH- 10 15 20 25 30 35 systemet. Informationen i ramarna 1 SDB-systemet uppträder med frekvensen 155 MHz. Datainformationen kan exempelvis utgöras av tal som skall överföras från en telefonabonnent till en annan.

Annan information som inte skall överföras till PDI-I-systemet utgörs exempelvis av styrinformation, transmissionsmeddelanden och ramlåsningsord bl.a. för styrning av överföringen av datainformation mellan SDB-systemet och PDH-systemet .

Förhållandet mellan antalet enheter datainformation DATAINFOÜ och antalet enheter annan information OTHER per ram, kan variera beroende på om ramen innehåller ett nominellt antal enheter datainformation, eller fler enheter datainformation än nominellt, eller färre enheter datainformation än nominellt. Antalet enheter datainformation DATAINFO, per ram varierar i utföringsexemplet endast i enlighet med den tidigare beskrivna, nya standarden för signaler i SDB-system. En enhet i ramarna motsvaras av en byte, ett ord, och en byte datainformation överförs under åtta tidluckor. Informationen är uppdelad i totalt tvåhundrasjuttio bytes per ram, vardera byte omfattande åtta binärkodade bitar. I figur la. visas en ram Data, som innehåller ett nominellt antal enheter datainformation DATAINFO, och ett nominellt antal enheter omnmz. Enligt tvåhundrasextioen bytes med datainformation och nio bytes med annan information. För ramar som på detta sätt innehåller ett uppträder annan information exemplet omfattar ramen nominellt antal enheter datainformation datainformationen i SDR-systemet med den nominella frekvensen 140 MHz. I praktiken kan annan information OTHER också vara insprängd bland datainformationen DATAINFOi, men för att förenkla beskrivningen så bortses här från det. I figur lb. visas en ram som innefattar fler enheter datainformation DATAINFO, än nominellt. Enligt exemplet omfattar ramen tre bytes mer datainformation än nominellt. I ramen finns enligt nya standarden tre utrymmen H3, motsvarande tjugofyra tidluckor, som används för att överföra tre bytes mer datainformation än nominellt. Totalt innefattar ramen således tvåhundrasextiofyra bytes datainformation. Mängden annan information OTHER blir i ramen i figur lb därmed mindre än nominellt och motsvarar sex bytes istället för nio bytes. För ramar som på detta sätt innehåller 10 15 20 25 30 35 9 47o'Å7å fler enheter datainformation än nominellt uppträder datainformationen med en frekvens som är högre än den nominella frekvensen. I figur lc. visas en ram som innefattar färre enheter datainformation DATAINFOi, än nominellt. Enligt exemplet omfattar ramen tre bytes mindre datainformation än nominellt. I ramen finns enligt nya standarden tre utrymmen 0, motsvarande tjugofyra tidluckor, som inte används för att överföra datainformation.

Totalt innefattar ramen således tvåhundrafemtioåtta bytes datainformation. Mängden annan information OTHER blir i ramen i figur 1c därmed större än nominellt och motsvarar tolv bytes istället för nio bytes. För ramar som på detta sätt innehåller färre .enheter datainformation än nominellt datainformationen med en frekvens som är lägre än den nominella frekvensen. I' figurerna la - lc visas således hur mängden datainformation kan variera mellan olika ramar, vilket medför att takten med vilken datainformationen skrivs in i det adresserbara minnet varierar på motsvarande sätt. I figur ld visas en ram Data,som innefattar datainformation DATAINFOWU ordvis utläst ur minnet till PDH-systemet. Ramarna Data, som endast innehåller datainformation, är olika stora i olika tillämpningar och i olika system. Från minnet utgående datainformation utläses med en takt som i genomsnitt motsvarar inskrivningstakten.

Figur 2 visar en anordning enligt känd teknik för inskrivning och utläsning av datainformation i ett minne. Minnet 10, som är adresserbart, utgörs av ett FIFO-register (First In First Out) innefattande fyrtiofyra. minnespositioner, vardera avsedd för lagring av ett ord. Minnet 10 har skrivadressingångar 11 för mottagande av skrivadresser WADR genererade i en skrivadressräknare 12 och minnet har läsadressingångar 13 för mottagande av läsadresser RADR genererade i en läsadressräknare 14. Minnet är försett med dataingångar 15 för mottagande av datainformation DATAINFOÜ och datautgångar 16 för avgivande av datainformation DATAINFO .

För att beskriva funktionen hos en anordning enligt känd teknik antages att datainformationen som skall skrivas in i mdnnet uppträder_ 10 15 20 25 30 35 n 472 "t 10 uppträder i ramar Data, av det slag som beskrivits i figur 1.

Ramar Data, med datainformation och annan information inkommer till en ingång 17 på en serie/parallell-omvandlare 18 som avger informationen ordvis till dataingångarna 19 på en Demapper 20.

Demapperkretsen 20 är med en utgång 21 kopplad till en ingång 22 på skrivadressräknaren 12. I Demapperkretsen 20 avkodas innehållet i ramarna Data* och för varje byte datainformation som skall skrivas in i minnet FIFO så avges en skrivsignalpuls WCLP till skrivadressräknaren 12 för generering av en ny skrivadress.

Ett ord datainformation DATAINFO, skrivs in i mdnnet på den momentana skrivadressräknaren innehåller.

Skrivadresserna WADR) liksom läsadresserna, genereras cykliskt, vilket illustreras i figur 3. Adresserna genereras binärkodade i cykliskt återkommande intervall. Minnet har fyrtiofyra adresser från noll till fyrtiotre och adresserna binärkodas på sådant sätt att vid övergången mellan adress tjugoett och tjugotvå så övergår den mest signifikanta biten i den binära koden från noll till ett och vid övergången mellan adress fyrtiotre och noll så övergår den mest signifikanta biten i den binära koden från ett till noll. adress som I anordningen enligt känd teknik utnyttjas en faslåsningskrets för att reglera utläsningstakten från minnet 10.

Faslåsningskretsen innefattar en fasdetektor 23, ett lågpassfilter LP och en spänningsstyrd oscillator VCO.

Fasdetektorn 23 har en första ingång 24 på vilken mottages en första signal som kan anta endera av två nivåer, hög eller låg.

På en andra ingång 25 mottager fasdetektorn en andra signal som på samma sätt kan anta hög eller låg nivå. Fasdetektorn 23 detekterar tidsskillnaden mellan motsvarande nivåförändringar, från låg till hög nivå, i den första och andra signalen och avger på en utgång en tidsskillnadssignal td avseende den detekterade tidsskillnaden. Utgången på fasdetektorn 23 är kopplad till en ingång på lågpassfiltret LP på vilken tidsskillnadssignalen td mottages. I lågpassfiltret LP härleds ett tidsmedelvärde av konsekutivt mottagna tidsskillnadssignalerna td. Lågpassfiltret LP är med en utgång kopplad till den spänningsstyrda oscillatorn 10 15 20 25 V 30 35 11 470 Äváå VCO. Lågpassfiltret avger- en styrsignal CO till den spänningsstyrda oscillatorn VCO som på en utgång avger klockpulser cl med en frekvens som beror av styrsignalen CO. Den spänningsstyrda oscillatorn VCO avger klockpulser cl som således kan varieras i frekvens. Klockpulserna kan varieras omkring en nominell frekvens som motsvarar den nominella frekvensen med vilken datainformation DATAINFOÜ uppträder i SDH-systemet.

Utgången på den spänningsstyrda oscillatorn VCO är ansluten till en ingång på en räknare 26 som med en utgång är kopplad till läsadressräknaren 14. Klockpulserna cl avges till räknaren 26 som för var åttonde klockpuls avger en läsklockpuls RCLP till läsadressräknaren 14 för utläsning av ett ord från den adress som anges av räkneinnehållet i läsräknaren 14.

Den första ingången 24 på fasdetektorn 23 är kopplad till utgången på en inverterande krets 27 som har en ingång ansluten till den mest signifikanta biten msbm på till minnet 10 levererade skrivadresser WADR. Den andra ingången 25 är direkt ansluten till den mest signifikanta biten msb, på till minnet 10 levererade läsadresser RADR.

Den beskrivna anordningen som enligt känd teknik skriver in och läser ut datainformation i ett minne på sådant sätt att utläsningstakten i genomsnitt blir lika hög som inskrivningstakten fungerar på följande sätt. Skrivadresserna WADR genereras, i ett normalläge, en halv adresscykel förskjutna från läsadresserna RADR eller så långt som möjligt från .läsadresserna. Denna förskjutning är önskvärd för att marginalerna skall vara så stora som möjligt, så att det inte finns någon risk för att inskrivning och utläsning utförs samtidigt i samma minnesposition om inskrivningstakten ändras.

När skrivadressen noll genereras, så genereras i normalläget samtidigt läsadressen tjugotvå o.s.v. Endast två gånger under en adresscykel byter den mest signifikanta biten i de binärkodade adresserna nivå. Det är vid en första adressövergång, som inträffar vid övergången mellan adresserna tjugoett och tjugotvå, då den mest signifikanta biten övergår från låg till hög nivå, samt vid en andra adressövergång, en halv adresscykel senare, vid 10 15 20 25 30 3st 400; 1,72 12 övergången mellan adresserna fyrtiotre och noll, då den mest signifikanta biten i de binära adresserna övergår från hög till låg nivå (se figur 3). Den första signalen (msbnhmsom mottages g på fasdetektorns första ingång 24 härrör från nivån på den mest signifikanta biten på genererade skrivadresser. Den första signalen (msb“)h, motsvarar dock den inverterade nivån eftersom den har passerat den inverterande kretsen 27. På fasdetektorns andra ingång 26 mottages den andra signalen msbn som motsvarar den verkliga nivån på den mest signifikanta biten på genererade läsadresser. I normalläget, när skriv- och läsadresser genereras en halv adresscykel fasförskjutna, så byter den första och den andra signalen från låg till hög nivå samtidigt eftersom den första signalen är inverterad. I normalläget mottager således fasdetektorn motsvarande nivåförändring från låg till hög nivå i de inkommande signalerna samtidigt, en gång per adresscykel.

Dessa motsvarande nivåförändringar'i de mest signifikanta bitarna i genererade läs- och skrivadresser mottages således samtidigt i normalläget, dvs när inkommande ramar endast innefattar ett nominellt antal enheter med datainformation och inskrivningstakten därmed inte avviker från den nominella. nivåförändringar i inkommande signaler till fasdetektorn däremot tidsförsskjutna om inskrivningstakten har ändrats så att läsadresser genereras med en förskjutning som avviker från en halv adresscykel. Fasdetektorn 23' tidsskillnadssignal td avseende tidsskillnaden mellan motsvarande nivåförändringar i till fasdetektorn 23 inkommande signaler till lågpassfiltret.LP. I lågpassfiltret.härleds ett tidsmedelvärde av konsekutiva tidsskillnader td. Tidsmedelvärdet utgör således ett medelvärde av avvikelser från normalläget mellan genererade skrivadresser och genererade läsadresser. Utifrån de härledda tidsmedelvärdena avger lågpassfiltret LP en styrsignal CO till den spänningsstyrda oscillatorn VCO, så att frekvensen med vilken klockpulser cl avges från oscillatorn VCO regleras för att öka eller minska takten med vilken läsadresser genereras.

Motsvarande mottages skrivadresser och i avger nämnda Datainformation DATAINFO” utläses ordvis från minnet 10 i takt 10 15 20 25 '30 a35 1° 47o'¿7§ med att läsadresserna genereras. Hinnets datautgångar 16 är kopplade till ingångar 28 på en parallell/serie-omvandlare P/S som serieomvandlar den ordvis utlästa datainformationen, och avger den på en utgång 29 i utgående ramar Data”.

Fasdetektorn 23 i anordningen enligt känd teknik jämför således direkt en förutbestämd första adressövergång i följden av skrivadresser med en förutbestämd andra adressövergång i följden av läsadresser. Dessa adressövergångar skiljer sig med en halv adresscykel, så att de inträffar samtidigt om inskrivningstakten är nominell. Vid en förändring av inskrivningstakten, så att den avviker från den nominella på tidigare beskrivet sätt, inträffar adressövergångarna med en viss tidsskillnad vilket resulterar i att frekvensen med vilken klockpulser cl alstras ökas eller minskas, för att reglera utläsningstakten så att den följer den ändrade inskrivningstakten. momentana ändring av utläsningstakten orsakar som tidigare nämnts problem exempelvis, med jitter. Därför är det fördelaktigt att istället utnyttja en anordning enligt uppfinningen för att överföra datainformation från ett SDH-system till ett PDH-system när datainformationen är fördelad på ramar i enlighet med den nya standarden för 155 Mhz- signaler eller på något liknande sätt.

Denna Figur 4 iJlustrerar en utföringsfonm av en anordning enligt uppfinningen för överföring av datainformation från ett SDH- system till ett PDH-system. Datainformation DATAINFO, och annan information OTHER uppträder i SDH-systemet fördelad på ramar Data, i enlighet med beskrivningen av figur 1. Anordningen i figur 4 innefattar i huvudsak ett adresserbart minne FIFO avsett för inskrivning och utläsning av datainformationen, en skrivadressgenerator WADRGEN, en läsadressgenerator RADRGEN, ett detekteringsorgan DM för fastställande av en förändring av den takt med vilken datainformation skall skrivas in i minnet, ett första härledningsorgan KOMP1, ett andra härledningsorgan KOMP2, ett påverkansorgan LC samt en faslåsningskrets PLL för reglering av utläsningstakten ur minnet så att den i genomsnitt är lika hög som inskrivningstakten i minnet FIFO.

I 10 15 20 25 :60 35 O ffflo 472 -14 Det adresserbara minnet FIFO avgränsar SDH-systemet från PDH- systemet och utnyttjas för mellanlagring av datainformation DATAINFOÜ vid överföringen mellan de båda systemen. Minnet FIFO innefattar fyrtiofyra åttabitars eller minnespositioner, vart och ett med en separat adress. Minnet är försett med åtta dataingångar 40 för samtidigt mottagande av åtta bitars parallell information , åtta datautgångar 41 för samtidigt avgivande av åtta bitars parallell information, sex skrivadressingångar 42 samt sex läsadressingångar 43. stycken register Skrivadressgeneratorn WADRGEN innefattar en skrivadressräknare som.räknar'fram fyrtiofyra stycken sexbitars binära skrivadresser WADR mellan noll och fyrtiotre i cykliskt återkommande intervall.

Vardera skrivadressen motsvarar adressen för en minnesposition i minnet FIFO. Minnet innefattar fyrtiofyra minnespositioner eftersom detta är tillräckligt för den aktuella applikationen.

Skrivadressgeneratorn WADRGEN är försedd med sex utgångar 44 på vilka de skrivadresserna WADR till skrivadressingångarna 42 på minnet FIFO varvid datainformation FIFO-registret på den adress genererade avges skrivs in i som anges på skrivadressingångarna 42. Till en skrivpulsingång 45 inkommer skrivklockpulser WCLP och för varje skrivklockpuls alstrar skrivadressräknaren en ny skrivadress WADR som avges på utgångarna 44.

Läsadressgeneratorn RADRGEN innefattar en sexbitarsräknare som räknar fram fyrtiofyra binära läsadresser RADR mellan noll och fyrtiotre i cykliskt återkommande intervall, skrivadresserna. Läsadressgeneratorn RADRGEN är försedd med sex samma som för utgångar 46 på vilka genererade läsadresser RADR avges till läsadressingångarna 43 på münnet FIFO varvid datainformation utläses från den adress i FIFO-registret som anges på läsadressingångarna 43. Till en läspulsingång 47 inkommer läsklockpulser RCLP och för varje läsklockpuls alstrar läsadressräknaren en ny läsadress RADR som avges på utgångarna 46.

Detekteringsorganet DH som utgörs av en demapperkrets är utrustat 10 15 20 . 25 *ao $5 15' 470 472 med åtta stycken dataingångar 48 för samtidigt mottagande av bitarna i ett ord datainformatíon DATAINFO, eller annan information OTHER och detekteringsorganet har åtta stycken datautgångar 49 för samtidigt avgivande av bitarna i ett ord datainformation DATAINFOh som skall skrivas in i minnet FIFO för vidare överföring till PDH-systemet. Datautgångarna 49 är anslutna till'dataingångarna 40 i minnet. Detekteringsorganet DH är även utrustat med en första och en andra styrutgång 50,51 för avgivande av styrinformation avseende inskrivningen och utläsningen ur minnet. Den andra styrutgången 51 är kopplad till skrivpulsingången 45 på skrivadressgeneratorn WADRGEN för avgivande av skrivklockpulser'WCLP till skrivadressgeneratorn. En skrivklockpuls avges för varje ord som skall skrivas in i minnet.

Det första härledningsorganet KOMPI innefattar ett första jämförande organ eller en första komparator. Härledningsorganet KOMP1 tillföres på nio stycken första ingångar 52 en första referensadress a omfattande nio bitar. På nio stycken andra ingångar 53 tillföres en jämförelseadress b som omfattas av samma skrivadresser WADR som tillföres minnet FIFO samt tre modu1o-8- bitar. I den första komparatorn jämförs den första referensadressen a med jämförelseadressen b och på en utgång 54 avges en jämförelsestorhet x som vid likhet mellan den första referensadressen a och jämförelseadressen b utgörs av en skrivsignalpuls xpls. Jämförelsestorheten x utgörs av en signal med en nivå som är konstant förutom när den bryts av en skrivsignalpuls. innefattar ett andra Det andra härledningsorganet KOMP2 jämförande organ eller en andra komparator. I härledningsorganet KOMPZ finns lagrat en andra referensadress c omfattande sex bitar. På sex stycken första ingångar 55. tillföres en andra jämförelseadress d som utgörs av samma läsadresser RADR som tillföres minnet FIFO. I den andra komparatorn jämförs den andra referensadressen c med den andra jämförelseadressen d och på en utgång 57 avges en andra jämförelsestorhet y som vid likhet referensadressen c och den andra mellan den andra 10 15 20 25 30 É 16 72 i jämförelseadressen utgörs .av en lässignalpuls ypls. Den andra 35. jämförelsestorheten y utgörs av en signal med en nivå som är konstant förutom när den hryts av en lässignalpuls ypls.

Påverkansorganet LC innefattar en logikkrets med nio stycken utgångar 58, kopplade till ingångarna 52 på härledningsorganet KOMPIL, för avgivande av nämnda första referensadress a till härledningsorganet KOMPI. Påverkansorganet är också försett med en ingång 59, kopplad till den första styrutgången 50, för mottagande av en detekteringssignal DET från detekteringskretsen DM. Via detekteringssignalen DET mottager påverkansorganet LC information från detekteringskretsen DM om en förändring av den_ _ takt med vilken datainformation DATAINFO, skrivs in i minnet FIFO. innefattar spänningsstyrd Faslåsningskretsen P-LL fasdetektor PD, ett lågpassfilter LP samt oscillator VCO.

Fasdetektorn har en första ingång 70, ansluten till utgången 54 på det första härledningsorganet KOMP1, för mottagning av den en en första jämförelsestorheten x. Fasdetektorn har även en andra ingång 71, till 57 på det härledningsorganet KOMPZ , mottagning av den jämförelsestorheten y. Fasdetektorn PD detekterar när i tiden den första jämförelsstorheten x utgörs av en skrivsignalpuls xpls och ansluten utgången andra för andra när i tiden den andra jämförelsestorheten utgörs motsvarande lässignalpuls ypls samt tidsdifferensen mellan motsvarande skrivsignalpulser xpls och lässignalpulser ypls. På en utgång 72 på fasdetektorn avges en tidsskillnadssignal td som innehåller information rörande den detekterade tidsskillnaden mellan motsvarande skrivsignalpuls xpls och lässignalpuls ypls.

Lågpassfiltret LP har en ingång 73, ansluten till utgången 72 på fasdetektorn, för mottagande av nämnda tidsskillnadssignal td. I lågpassfiltret LP härleds ett de i tidsskillnadssignalen td mottagna mellan konsekutiva motsvarande skrivsignalpulser och lässignalpulser. På en utgång 74 på lågpassfiltret LP avges en styrsignal co som innehåller styrinformation till den oscillatorn VCO. 'Styrinformationen beror av i lågpassfiltret HV B11 medelvärde av tidsskillnaderna spänningskontrollerade 10 15 20 25. '30 17 470 472 härledda medelvärdlen av tidsskillnaderna mellan .motsvarande skrivsignalpulser och lässignalpulser. Den spänningsstyrda oscillatorn VCO är försedd med en ingång 75 på vilken nämnda styrsignal co mottages. Den spänningsstyrda oscillatorn VCO avger på en utgång 76 en klocksignal cl som innehåller klockpulser med en frekvens som beror av styrinformationen i styrsignalen co. Den spänningsstyrda oscillatorn VCO avger klockpulser som således kan varieras i frekvens. Takten på klockpulserna varieras omkring en nominell frekvens som motsvarar den nominella takten med vilken datainformation DATAINFOÜ uppträder i SDB-systemet.

Anordningen enligt uppfinningen innefattar, förutom de redan beskrivna organen, ytterligare organ för inskrivningen i minnet FIFO respektive utläsningen ur minnet.

För inskrivningen innefattar anordningen enligt uppfinningen även en serie/parallellomvandlare 80 samt en modulo-8-räknare 81.

Serie/parallellomvandlaren 80 har en dataingång 82 på vilken tidigare beskrivna ramar Data, med seriell datainformation DATAINFO-l, och annan information OTHER mottages. Informationen i ramarna Data, inkommer med takten 155 Mb/s. Informationen i ramarna Datah parallellomvandlas ordvis och avges ordvis från serie/parallellomvandlaren 80 på åtta datautgångar 83 anslutna till motsvarande dataingångar 48 på detekteringskretsen DM.

Hodulo-8-räknaren 81 styr serie/parallellomvandlingen så att informationen i ramarna Datak som inkommer seriellt till serie/parallellomvandlaren 80, avges i ord om åtta bitar på utgångarna 83. Hodulo-8-räknaren 81 har en ingång 84 på vilken inkommer klockpulser clp med frekvensen 155 MHz. Klockpulserna clp inkommer även till en andra ingång 85 på serie/parallellomvandlaren. Klockpulserna clp har samma frekvens och är helt synkrona med informationen i ramarna Datai. Räknaren 81 innefattar tre binära bitar som i åtta steg räknas fram från värdet noll till sju i cykliskt återkommande intervall. För varje inkommande klockpuls, clp stegas räknaren upp ett steg. Räknaren 81 har en första utgång 86 på vilken nivån på den mest signifikanta biten msb avges 'till en tredje ingång 87 på 10 15 20 25 30 '35 18 serie/parallellomvandlaren. Nivån på den mest signifikanta biten msb övergår en gång var åttonde klockpuls clp från hög till låg nivå och detta utnyttjas i parallellomvandlingen eftersom varje ord innehåller åtta bitar. I ett åttabitars register i serie/parallellomvandlaren skrivs åtta bitar, motsvarande ett ord, information från ramarna Data, in. En bit i taget skrivs in under en klockpuls clp. Var åttonde klockpuls clp övergår den mest signifikanta biten msb från hög till låg nivå och då överförs parallellt. informationen i åttabitars registret via utgångarna 83 till detekteringskretsen DM. De tre bitarna i modulo-8-räknaren avges på tre datautgångar 88 anslutna till tre av de andra ingångarna 53 på det första härledningsorganet KOMPL De tre bitarna från modulo-8-räknaren utgör de tre minst signifikanta bitarna i den första jämförelseadressen b.

För utläsningen från minnet FIFO innefattar anordningen enligt uppfinningen en parallell/serieomvandlare 90 och ytterligare en modulo-8-räknare 91. Hodulo-S-räknaren har en klockpulsingång 92 ansluten till utgången 76 på den spänningsstyrda oscillatorn VCO för mottagande av klockpulserna cl från oscillatorn. Räknaren 91 har tre binära bitar och räknar från noll till sju med cyklisk upprepning. För varje .klockpuls cl stegas räknaren fram ett steg och för var åttonde klockpuls avger räknaren 91, på en utgång 93, nämnda läsklockpuls RCLP. Parallell/serieomvandlaren 90 har åtta stycken dataingångar 94 kopplade till datautgångarna 41 på minnet FIFO för ordvis mottagande av datainformation DATAINFO” som utläses från minnet FIFO. Parallell/serieomvandlaren 90 har en andra ingång 95 kopplad till utgången på räknaren 91 för mottagande av läsklockpulser RCLP. För varje läsklockpuls RCLP genereras en momentan läsadress och det ord datainformation DATAINFG” som är lagrat på den momentana adressen, utläses från minnet till parallell/serieomvandlaren 90. Den utlästa informationen DATAINFO” mellanlagras i ett åttabitars register i parallell/serieomvandlaren 90. Parallell/serieomvandlaren 90 har en tredje ingång 96, kopplad till ingången 92 på räknaren, för mottagande av klockpulserna cl som styr utläsningstakten från minnet FIFO. För varje mottagen klockpuls cl avges den i 10 15 20 25 E30 35 19 470 472 åttabitars registret mellanlagrade datainformationen DATAOUT” bitvis från parallell/serieomvandlaren på en datautgång 97. Den utlästa datainformationen DATAOUTW fördelad i ramar Datan, förs vidare i PDH-systemet på en utgående ledning 98. Takten med vilken datainformationen uppträder i PDH-systemet varierar omkring den nominella takten 140 Mb/s.

Anordningen enligt uppfinningen fungerar på följande sätt. Ramar Data, med seriell datainformation DATAINFO, och annan information OTHER inkommer till serie/parallellomvandlaren 80 i SDB-systemet.

Informationen i ramarna Data, parallellomvandlas på beskrivet sätt och avges ordvis till detekteringskretsen DM.

I detekteringskretsen DM avkodas informationen OTHER i varje uppträdande ram Datah för att avgöra om ramen innehåller ett nominellt antal enheter datainformation enligt figur la eller fler enheter datainformation enligt figur lb eller färre enheter datainformation enligt figur lc. Enheterna OTHER i en ram innehåller därför information som anger om ramen innehåller ett nominellt antal enheter datainformation DATAINFOÜ, eller färre enheter datainformation än nominellt eller fler enheter datainformation än nominellt. Exempelvis kan två bitar i informationen OTHER ange antalet enheter datainformation i ramen. 00 anger att ramen innehåller ett nominellt antal enheter datainformation. 01 anger att ramen innehåller fler enheter datainformation än nominellt och 10 anger att ramen innehåller färre enheter datainformation än nominellt. Varje enhet datainformation DATAINFO, som inkommer till detekteringskretsen DM skall skrivas in i minnet FIFO för vidare överföring till PDH- systemet. För det ändamålet avger detekteringskretsen därför, för varje mottaget ord datainformation, en skrivklockpuls WCLP till skrivadressgeneratorn WADRGEN. I praktiken så avger detekteringskretsen DM nämnda skrivklockpulssignal WCLP när den har mottagit en grupp om åtta bitar datainformation. Dessa bitar måste inte nödvändigtvis härröra ett och samma ord datainformation, utan kan komma från två stycken ord. Detta beror 10 15 20 25 30 35 fl7o 472 " 2° på att annan information OTHER kan vara bitvis. insprängd datainformationen .DATAINFO-v För varje mottagen skrivklockpuls WCLP räknar skrivadressräknaren fram nästa momentana skrivadress WADR i den cykliska följden och när skrivadressräknaren avger den momentana adressen på utgångarna 44 så skrivs ett ord, innefattande åtta bitar datainformation, in i den minnesposition som har motsvarande adress. Vid inskrivningsförfarandet alstras således succesivt en cyklisk följd av skrivadresser WADR på sådant sätt att för varje ord datainformation som skall skrivas in i minnet alstras en ny skrivadress medan för varje ord annan OTHER görs ett uppehåll i alstringen av alstras ett information skrivadresser. Därigenom nominellt antal 'skrivadresser per ram när en ram med 'ett nominellt antal ord passerar detekteringskretsen, fler skrivadresser per ram än det nominella antalet alstras när en ram med fler ord datainformation än nominellt passerar detekteringskretsen och slutligen färre än det nominella antalet alstras när färre ord skrivadresser per ram detekteringskretsen passeras av en ram med datainformation än nominellt. I figurerna 5a-5c illustreras hur följden av skrivadresser genereras i de tre olika fallen. På den vertikala axeln visas antalet skrivadresser WADR som genereras i en adresscykel. Den horisontella axeln visar tid t. En ram, eller mer korrekt, den för uppfinningen aktuella delen av en ram, omfattar 258, 261 eller 264 ord datainformation som skall skrivas in i minnet. Eftersom en adresscykel endast innefattar fyrtiofyra adresser så alstras för varje ram således flera cykler med skrivadresser WADR. I figurerna 5a-5c illustreras genereringen av skrivadresser WADR samt uppehåll i genereringen av skrivadresser i tre olika fall.' I figur Sa illustreras genereringen av skrivadresser WADR när den uppträdande ramen Datai, innehåller ett nominellt antal ord datainformataion DATAINFOÜ. Före tiden to alstras flera cykler med skrivadresser WADR. Vid tiden to alstras den första adressen i adresscykeln. Mellan tidpunkterna t, och tz görs ett uppehåll i alstringen av skrivadresser. Uppehållet varar under den tid som ett nominellt antal ord annan information OTHER mottages i 10 15 20 25 30 -21 470 472 detekteringskretsen., Vid tidpunkten t, alstras I den sista skrivadressen i adresscykeln.

I figur 5b illustreras genereringen av skrivadresser WADR när den uppträdande ramen Datai, innehåller fler ord datainformation DATAINFOh än nominellt. Före tiden to alstras flera cykler med skrivadresser WADR. Vid tiden to alstras den första adressen i adresscykeln. Mellan tidpunkterna t, och t, görs ett kortare uppehåll i alstringen av skrivadresser än uppehållet i figur 5a.

Uppehållet varar under den tid som ett färre antal ord annan information OTHER än nominellt mottages i detekteringskretsen DM. Vid tidpunkten ts, före tidpunkten t, i figur Sa, alstras den sista skrivadressen i adresscykeln. Eftersom uppehållet i figur 5b är kortare än uppehållet i figur 5a så alstras adresserna, i den adresscykel som innefattar uppehållet, på en kortare tid i figur 5b jämfört med i figur 5a. Detta kan också uttryckas så att takten med vilken skrivadresser WADR alstras är högre mellan tidpunkterna to och t, i figur Sb än mellan tidpunkterna to och t, i figur 5a.

I figur Sc illustreras genereringen av skrivadresser WADR när den uppträdande ramen Data, innehåller färre ord datainformation DATAINFøh' än nominellt. Före tiden to alstras flera cykler med skrivadresser WADR. Vid tiden to alstras den första adressen i adresscykeln. Mellan tidpunkterna t, och to görs ett längre uppehåll i alstringen av skrivadresser än uppehållet i figur Sa.

Uppehållet varar under den tid som flera ord annan information OTHER än nominellt mottages i detekteringskretsen DM. Vid tidpunkten t-,, efter tidpunkten t, i figur Sa, alstras den sista skrivadressen i adresscykeln. Eftersom uppehållet i figur 5c är längre än uppehållet i figur 5a så alstras adresserna, i den adresscykel som innefattar uppehållet, på en längre tid i figur 5c jämfört med i figur 5a. Detta kan också uttryckas så att takten med vilken skrivadresser WADR alstras är lägre mellan tidpunkterna to och t, i figur Sc än mellan tidpunkterna to och t, i figur Sa. 10 15 20 25 30 .skrivadresser WADR' alstras således 22. i anordningen. enligt uppfinningen på det sätt som beskrivits i samband med figurerna 5a-5c. I figurerna illustreras också hur takten med vilken skrivadressena genereras kan variera omkring den nominella takten som är illustrerad i figur Sa. Datainformation DATAINFOi, avges ordvis från detekteringskretsen DH till dataingångarna 40 på minnet FIFO och skrivs ordvis in i minnet FIFO i minnesposítioner som anges av skrivadresserna WADR på skrivadressingångarna 42 på minnet FIFO. Inskrivningen sker i samband med genereringen av en momentan skrivadress WADR.

Vid utläsningen av datainformation DATAINFO” från minnet FIFO alstras läsadresser RADR kontinuerligt utan uppehåll. Takten på alstringen kan -dock varieras för att följa takten på alstringen av skrivadresser WADR. I följden av läsadresser ingår samma minnesadresser i samma ordning som minnesadresserna i den cykliska följden av skrivadresser. Datainformation DATAOUTN, utläses ordvis från minnesposítioner i minnet FIFO som anges av läsadresserna RADR på läsadressingångarna 43 i minnet FIFO.

I figur 6 illustreras den kontinuerliga alstringen av läsadresser RADR och hur takten på alstringen varierar. De illustrerade taktvariationerna är mycket överdrivna. Den vertikala axeln visar läsadresserna RADR i en adresscykel. Den horisontella axeln visar tid t. Under tidsperioden A, mellan tidpunkterna to och ti, alstras samtliga fyrtiofyra adresser i en adresscykel med nominell takt vilket sker när skrivadresser alstras med nominell takt i enlighet med illustrationen i figur Sa. tidsperiod B, mellan tidpunkterna t, och t” alstras läsadresserna RADR i adresscykeln med högre takt än den nominella, viket sker när skrivadresserna WADR alstras med högre takt än nominellt på det sätt som är illustrerat i figur Sb. Under tidsperioden C, mellan tidpunkterna t, och t,, alstras läsadresserna RADR i adresscykeln däremot i lägre takt än den nominella, vilket sker när skrivadresserna WADR alstras med lägre takt än nominellt på det sätt som är illustrerat i figur Sc.

Under nästa 10 15 20 25 30 35 23 47D 472 Minnet FIFO utnyttjas således både för inskrivning och utläsning samtidigt. Vissa minnespositioner utnyttjas för inskrivning samtidigt som andra utnyttjas för utläsning. För inskrivningen och utläsningen alstras därför parallellt skrivadresser WADR och läsadresser RADR. Det är emellertid mycket viktigt att de momentana adresserna i följden av skrivadresser alstras väsentligt förskjutna från de momentana adresserna i följden av läsadresser. Detta för att inte riskera att inskrivning och utläsning i minnet sker samtidigt i samma minnesposition. I idealtillståndet, ett utgångsläge, så alstras läsadresserna en halv adresscykel fasförskjutna från de samtidigt alstrade skrivadresserna. I praktiken är det dock ett momentant medelvärde AVWADR av konsekutiva skrivadresser som i utgångsläget alstras en halv cykel fasförskjutna från motsvarande momentana läsadress RADR. Att medelvärdet av alstrade skrivadresser utnyttjas beror på att skrivadressalstringen inte sker kontinuerligt utan innefattar tidigare beskrivna uppehåll. Alstrade skrivadresser varierar därför i utgångsläget omkring ett skrivadressmedelvärde AVWADR som är förskjutet en halv adresscykel från motsvarande läsadress RADR.

I figur 7 illustreras ett adresserbart minne FIFO. "Tårtbitarna" i minnet i figur 7 illustrerar minnespositionerna med tillhörande adresser . En övre pi l illustrerar ett momentant skrivadressmedelvärde AVWADR och en undre pil illustrerar en samtidig, momentan läsadress RADR. I figuren är det momentana skrivadressmedelvärdet AVWADR och samtidiga läsadress RADR inbördes fasförskjutna en halv adresscykel. De båda pilarna förskjuts kontinuerligt medsols vartefter nya skrivadresser och läsadresser alstras. Så länge skrivadresser och så är det momentana motsvarande , läsadresser alstras med samma takt skrivadressmedelvärdet AVWADR och ett momentant, läsadressmedelvärde RADR inbördes förskjutna- en halv adresscykel.

Om inskrivningstakten ökar som en följd av att fler enheter datainformation DATAINFO, uppträder i ramarna i SDH-systemet så ökar även takten med vilken skrivadresser WADR alstras. Det kan i figur 7 illustreras med att det momentana skrivadressmedelvärdet AVWADR förflyttas medsols i riktningen som samtidigt ¿ 10 15 20 25 30 35 *fn I 24 o 4 72 en tredje pil D visar, 'varvid fasskillnaden mellan den momentana medelvärdesadressen AVWADR och motsvarande läsadress RADR minskar. Om inskrivningstakten istället minskar som en följd av att färre enheter datainformation DATAINFO, uppträder i ramarna i SDB-systemet så minskar även takten med vilken skrivadresser WADR alstras. Det kan i figur 7 illustreras med att det momentana skrivadressmedelvärdet AVWADR förflyttas motsols i riktningen som en fjärde pil E visar, varvid fasskillnaden mellan den momentana medelvärdesadressen AVWADR och motsvarande läsadress RADR minskar .

Avsikten med uppfinningen är att reglera utläsningstakten så att den följer inskrivningstakten varvid fasförskjutningen mellan momentana läsadresser RADR skrivadressmedelvärden _ AVWADR kontinuerligt regleras tillbaka till utgångsläget efter en fasförskjutning från utgångsläget.

Fasförskjutningen mellan momentana läsadresser RADR och samtidiga momentana skrivadressmedelvärden AVWADR avviker från en halv adresscykel när inskrivningstakten och utläsningstakten inte p och samtidiga , momentana överensstämmer, men nämnda fasförskjutning återgår till en halv adresscykel när utläsningstakten är reglerad så att den är lika hög som inskrivningstakten. Hed anordningen enligt uppfinningen åstadkoms således att utläsningstakten i genomsnitt är lika hög som inskrivningstakten och därmed också att läsadresserna RADR i genomsnitt alstras i samma takt som skrivadresserna WADR.

I logikkretsen i påverkansorganet LC bildas den första referensadressen a omfattande nio binära bitar. Referensadressen a är varierbar. De sex mest signifikanta bitarna motsvarar en skrivadress. De tre minst signifikanta bitarna utnyttjas för att ange åttondelar av skrivadresserna. I utgångsläget tilldelas den första referensadressen a värdet noll, motsvarande skrivadressen noll, varvid samtliga nio bitar ges värdet noll. Den första referensadressen a överförs från påverkansorganet LC till det första härledningsorganet KOMPI och lagras där. I det andra härledningsorganet 'KOMP2 lagras den andra referensadressen c omfattande sex binära bitar, motsvarande en skrivadress. I utgångsläget tilldelas den andra referensadressen permanent 10 15 20 25 30 25 47o'¿72' c värdet tj ugotvå . Referensadressernas a , c inbördes fasförskjutning i utgångsläget motsvarar därmed fasförskjutningen mellan ett momentant skrivadressmedelvärde AVWADR och motsvarande momentana läsadresser RADR i utgångsläget, dvs en halv adresscykel .

Den första- komparatorn KOMPI mottager nämnda andra jämförelseadress b som omfattar de momentana skrivadresserna WADR samt tre modulo-S-bitar från modulo-B-räknaren 81. I komparatorn KOMPI jämförs kontinuerligt den första referensadressen a med den första jämförelseadressen b och som resultat av jämförelsen avges den första jämförelsestorheten x. Vid likhet i jämförelsen så avges en skrivsignalpuls xpls från komparatorn ROHPI till fasdetektorn PD i faslåsningskretsen PLL. I utgångsläget avges en skrivsignalpuls xpls när skrivadressen WADR och de tre modulo-s- bitarna från räknaren 81 är noll. Detta inträffar således en gång per skrivadresscykel. Den andra komparatorn KOMPZ mottager nämnda andra jämförelseadress d som omfattar de momentana läsadresserna RADR. I komparatorn KOMPÉ jämförs kontinuerligt den andra referensadressen c med den andra jämförelseadressen d och som resultat av jämförelsen avges den andra jämförelsestorheten y.

Vid likhet i jämförelsen så avges en lässignalpuls ypls från komparatorn KOMPZ till samma fasdetektor PD. I utgångsläget avges en lässignalpuls ypls när läsadressen RADR tjugotvå alstras.

Detta inträffar således en gång per läsadresscykel.

Skrivsignalpulserna xpls genereras i genomsnitt samtidigt som lässignalpulserna ypls i utgångsläget eftersom fasförskjutningen mellan momentana läsadresser RADR och motsvarande momentana skrivadressmedelvärden AVWADR motsvarar referensadressernas a,c inbördes fasförskjutning, vilket illustreras i figur 8.

I figur 8 illustreras skriv- och lässignalpulser xpls,ypls avgivna från nämnda komparatorer KOMPLKOHPZ när skrivadresser WADR och läsadresser RADR alstras i utgångsläget. De vertikala axlarna x respektive y motsvarar den första respektive den andra jämförelsestorheten. De horisontella axlarna visar tid t.

Jämförelsestorheterna har låg nivå förutom när nämnda pulser alstras. I det nedre diagrammet visas lässignalpulser ypls I 10 15 20 25 30 4?0 472 '"d 2* alstrade vid tidpunkterna, to, t,, t, och t,.l De fyra lässignalpulserna är alstrade under fyra på varandra följande adresscykler och eftersom läsadresserna RADR alstras kontinuerligt så uppträder lässignalpulserna xpls i utgångsläget med konstant tidsintervall T mellan pulserna. Lässignalpulserna ypls alstras när läsadressen tjugotvå genereras i läsadressgeneratorn RADRGEN. Tiden mellan alstringen av läsadresserna RADR tjugotvå i en följd av adresscykler är således konstant. Eftersom skrivadresserna WADR inte alstras kontinuerligt utan med vissa uppehåll så genereras skrivsignalpulserna xpls endast i genomsnitt samtidigt som motsvarande lässignalpulser ypls :i utgångsläget. Motsvarande momentana lässignalpuls och skrivsignalpuls kommer således inte att alstras exakt .samtidigt utan en momentan skrivsignalpuls xpls kommer att uppträda något tidsförskjuten från motsvarande momentana lässignalpulsÄ I det övre diagrammet i figur 8 visas momentana skrivsignalpulser xpls och motsvarande momentana lässignalpulser ypls. Skrivsignalpulserna xpls uppträder vid tidpunkterna tm, tu, tn och t” i fyra på varandra följande adresscykler. Den momentana lässignalpulsen ypls som uppträder vid tidpunkten t., har en motsvarande skrivsignalpuls xpls som uppträder vid tidpunkten tm, lässignalpulsen ypls vid tidpunkten t, har en motsvarande skrivsignalpuls xpls vid tidpunkten t", o.s.v. Från figuren framgår att skrivsignalpulserna xpls i två fall uppträder före motsvarande lässignalpuls ypls och i två fall uppträder skrivsignalpulserna efter motsvarande lässignalpuls.

Följden av skrivpulser xpls i figuren uppträder dock i genomsnitt som motsvarande följd av läsadresser ypls. I utgångssläget således en följd av momentana skrivsignalpulser xpls i genomsnitt samtidigt som motsvarande samtidigt alstras momentana lässignalpulser ypls.

I figurerna 9a och 9b illustreras att momentana skrivsignalpulser xpls i genomsnitt alstras tidsförskjutna i förhållande till motsvarande lässignalpulser ypls om fasförskjutningen mellan momentana läsadresser RADR och motsvarande skrivadressmedelvärde AVWADR fasförskjutningen mellan skiljer sig från 10 15 20 25 '30 35 21 4701172' referensadresserna a,c till följd av en ökad inskrivningstakt eller minskad inskrivningstakt.

I figur 9a illustreras när skrivsignalpulserna xpls uppträder i förhållande till motsvarande lässignalpulser ypls vid minskad inskrivningstakt. Skrivsignalpulserna xpls uppträder då senare jämfört med skrivsignalpulserna xpls i figur 8, vilket innebär att skrivsignalpulserna xpls i figur 9a är förskjutna åt höger jämfört med skrivsignalpulserna i figur 8. Skrivsignalpulserna i figur 9a uppträder vid tidpunkterna to” t” 13+ och t”.

Skrivsignalpulserna xpls uppträder således i genomsnitt senare än motsvarande lässignalpulser ypls när inskrivningstakten sjunker.

I figur 9b illustreras när skrivsignalpulserna xpls uppträder i förhållande till motsvarande lässignalpulser ypls vid ökad inskrivningstakt. Skrivsignalpulserna xpls uppträder då tidigare jämfört med skrivsignalpulserna xpls i figur 8, vilket innebär att skrivsignalpulserna xpls i figur 9b är förskjutna åt vänster jämfört med skrivsignalpulserna i figur 8. Skrivsignalpulserna i figur 9b uppträder vid tidpunkterna tu, th, t, och t,.

Skrivsignalpulserna xpls uppträder således i genomsnitt tidigare än motsvarande lässignalpulser ypls när inskrivningstakten ökar.

Skrivsignalpulserna xpls och lässignalpulserna ypls mottages i fasdetektorn PD som detekterar tidsskillnaden mellan en mottagen skrivsignalpuls xpls och motsvarande lässignalpuls. Information angående detekterade tidsskillnader avges till lågpassfiltret LP som härleder ett medelvärde av detekterade tidsskillnader. I exemplet i figur 8 detekteras tidsskillnaderna diff0, diffl, diff2 och diff3. Ur dessa värden beräknas i lågpassfiltret den genomsnittliga tidsskillnaden till noll, vilket innebär att takten med vilken läsadresser alstras är lika hög som takten med vilken skrivadresser alstras, vilket i sin tur innebär att takten med vilken läsadresser RADR skall ändras.

Styrsignalen co till den spänningskontrollerade oscillatorn VCO innehåller då information om att takten på klockpulserna cl skall hållas konstant. Om det däremot föreligger en genomsnittlig tidsskillnad, positiv eller negativ, så innehåller styrsignalen alstras inte .za ~1 10 15 có -ß .f- ' ' i za / 2 - - co information om att takten .på klockpulserna cl skall ändras.

I exemplet i figur 9a detekteras istället tidsskillnaderna diff0+, diff2+ och diff3+. Ur dessa värden beräknas i lågpassfiltret en genomsnittlig positiv tidsskillnad, vilket innebär att .takten med vilken skrivadresser alstras är lägre än takten med vilken läsadresser alstras. Detta medför att takten med vilken läsadresser alstras skall sänkas. Styrsignalen co innehåller då information om att klockpulstakten cl skall sänkas för att läsadresser och skrivadresser skall alstras i samma takt.

I exemplet i figur 9b detekteras istället tidsskillnaderna diffO- , diffl- och diff3-. Ur dessa värden beräknas i lågpassfiltret en genomsnittlig negativ tidsskillnad, vilket innebär att takten med vilken skrivadresser alstras är högre än takten med vilken läsadresser alstras. Detta medför att takten med vilken läsadresser alstras skall ökas. Styrsignalen co innehåller då information om att klockpulstakten cl skall ökas för att läsadresser och skrivadresser skall alstras i samma takt.

För att regleringen cl från den styra av g klockpulser _ spänningskontrollerade oscillatorn VCO fastställes först en 20 25 30 S5 förändring av antalet ord datainformation i inkommande ramar Datah. Det motsvarar att en taktförändring i genereringen av skrivadresser fastställes. Detta fastställande utförs genom att detekteringskretsen DM i varje inkommande ram Data, avläser de två bitarna i informationen OTHER som anger om antalet enheter datainformation är nominellt eller större än nominellt eller mindre än nominellt. Om antalet ord datainformation är större än nominellt eller mindre än nominellt så innebär det att en taktförändring föreligger. När en taktförändring är fastställd i detekteringskretsen så maskeras taktförändringen initialt för fasdetektorn PD genom att den första referensadressen a ändras i en utsträckning som motsvarar den detekterade i förändringen.

Maskeringen utförs genom att den första referensadressen a förändras på ett sätt som motsvarar den detekterade förändringen i antalet inkommande ord datainformation. Information avseende detekterade förändringar i antalet ord med datainformation i 10 15 20 25 30 2." 47o'¿7ä inkommande ramar Data, avges.till logikkretsen LC med två binära bitar i signalen DET. Signalen DET kan innehålla information av tre olika slag. I ett första fall anger signalen att den första referensadressen a skall förändras positivt i samma utsträckning som den detekterade förändringen. Detta sker om den inkommande ramen Datah innefattar tre enheter datainformation mer än nominellt. Om referensadressen a exempelvis är noll, så skall den ändras till tre. I ett andra fall så skall den första referensadressen a förändras negativt tre adresser. Detta sker om den inkommande ramen Data, innefattar tre enheter datainformation mindre än nominellt. Exempelvis ändras referensadressen a då från noll till fyrtioett. I det tredje fallet skall ingen förändring ske av den första referensadressen. Detta fall uppstår när den inkommande ramen Datah innehåller ett nominellt antal enheter datainformation.

Genom att på beskrivet sätt förändra den första referensadressen a på ett sätt som motsvarar den detekterade förändringen i takten med vilken skrivadresser alstras, så förändras därigenom den inbördes fasförskjutningen mellan de båda referensadresserna a,c så att den blir lika stor som den genomsnittliga fasförskjutningen mellan alstrade skrivadresser och läsadresser till följd av den detekterade taktförändringen. Genom förändringen av referensadressen a, maskeringen, så förskjuts inte skrivsignalpulserna xpls från lässignalpulserna på det sätt som är illustrerat i figurerna 9a och 9b, utan skrivsignalpulserna xpls uppträder i genomsnitt samtidigt som lässignalpulserna ypls trots taktförändringen i genereringen av skrivadresser WADR. Haskeringen utförs för att faslåsningskretsen PLL inte direkt skall reagera på hela den taktförändring som har detekterats. Genom maskeringen så "upptäcker" faslåsningskretsen PLL inte direkt förändringen i inskrivningstakten eftersom den för den förändrade d.v.s. första referensadressen a kompenseras inskrivningstakten.

Efter utförd maskering eller kompensering så återstår att utföra regleringen av utläsningstakten så att den blir lika stor som 10 15 20 25 30 35 O s 472 =° inskrivningstakten. Énligt uppfinningen utförs själva regleringen i flera steg.

För att reglera utläsningstakten så utförs slutligen en succesiv återgång av den första till nämnda utgångsläge. I utföringsexemplet innebär det att den första referensadressen a stegvis ändras tillbaka till noll. Under den stegvisa återgången av referensadressen a mot utgångsläget kommer skrivsignalpulserna xpls i genereras tidsförskjutna i förhållande till motsvarande lässignalpulser ypls. Därmed sker också en reglering av utläsningstakten eftersom fasdetektorn PD skrivsignalpulser 'lässignalpulser ypls med en genomsnittlig tidsdifferens på det sätt som är beskrivet i samband med figurerna 9a och 9b.

Fasdetektorn PD mottager under den tid som återregleringen sker skrivsignalpulser och lässignalpulser med små genomsnittliga tidsskillnader, vilka resulterar i små succesiva förändringar av utläsningstakten tills den är lika hög som inskrivningstakten. referensadressen a genomsnitt att mottager I beskrivningen hittills har, för enkelhetens skull, förändringar av den första ref erensadressen a , maskeringen och återregleringen, utförts på sådant sätt att referensadressen a endast har ändrats i steg som omfattar hela adresser. Det är emellertid viktigt för uppfinningen att referensadressen a även kan ändras i mindre steg än hela adresser. Varje adress som den första referensadressen kan anta delas då in i åtta delar så att maskeringen och återregleringen kan ske i åttondels steg av hela adresser. För det ändamålet utnyttjas de tre minst signifikanta bitarna i den första referensadressen för att ange åttondelar av hela adresser. De sex mest signifikanta bitarna anger hela adresser. I den första komparatorn KOMPJ. utförs jämförelse mellan referensadressen a och jämförelseadressen b och för att jämförelsen skall kunna utföras på bitnivå så omfattar även jämförelseadressen b nio bitar. De tre minst signifikanta bitarna i jämförelseadressen b från modulo-8-räknaren 81 möjliggör jämförelsen på bitnivå. De tre minst signigfikanta bitarna i jämförelseadressen räknas upp åtta gånger för varje skrivadress WADR i jämförelseadressen b. xpls och 10 15 20 25 30 35 31 Vid en maskering ändras i praktiken inte referensadressen a exakt tre adresser, utan* en maskering innebär att referensadressen a förändras knappt tre adresser, eller exakt två och sex åttondels adresser. Det innebär att de mest signifikanta bitarna ges den binära adressen två och de minst signifikanta bitarna ges det binära värdet sex. Genom de tre minst signifikanta bitarna kan således varje adress delas in i åtta delar, vilka har de olika binära värdena mellan 000, 001, ..., 111. Att ändringen är bara knappt tre adresser istället för exakt tre beror på att bithastigheten är olika i SDH- och i PDH-systemet. Tjugofyra bitar information i SDK-systemet överförs nämligen på lika lång tid som tjugotvå bitar i PDH-systemet eftersom takten är lägre i PDH-systemet än i SDH-systemet. Vid en taktförändring i SDH- systemet maskeras således motsvarande förändring i PDH-systemet.

Vid återregleringen 'så utnyttjas också att den kan utföras i åttondels steg med hjälp av de tre minst signifikanta bitarna i den första referensadressen a. Det är att föredra att återregleringen alltid utförs i åttondels steg av hela adresser.

Om referensadressen a har det binära värdet två och sex åttondels adresser och den .skall regleras tillbaka i åttondels steg så utförs återregleringen således i tjugotvå steg innan referensadressen a åter har värdet noll.

Den beskrivna maskeringen utförs i ett steg, varvid den första referensadressen a ändras motsvarande antal adresser som den detekterade förändringen av antalet ord datainformation i inkommande ramar Datah. Återgången av referensadressen sker succesivt varvid utläsningstakten regleras. Det kan hända att en ny maskering utförs innan den föregående har hunnit reduceras.

Därför kan den första referensadressen a avvika mer än tre adresser från utgångsläget och därför måste återregleringen utföras olika snabbt beroende på hur stor avvikelsen från utgångsläget är .

I ett diagram i figur 10 illustreras de adresser som den första referensadressen a kan anta. Referensadressen a är i utgångsläget lika med noll. Enligt exemplet kan referensadressen a tillåtas 10 15 20 25 30 35 .u- ~\_J 0 72 32 43. att variera femton adresser framåt och femton adresser bakåt 1 förhållande till adressen noll. Avvikelsen från utgångsläget får inte tillåtas bli större än så för då finns risk för att en viss skrivadress WADR alstras samtidigt som samma läsadress RADR alstras eftersom alstringen av skrivadresser förskjuts i diagrammet på samma sätt som referensadressen a förskjuts vid en figuren 10 är Den första dvs adresserna närmast inskrivningstakten. I fem olika sektorer. förändring av referensadresserna indelade i sektorn K omfattar adresserna 39-6, utgångsläget. Den andra och den tredje sektorn L omfattar adresserna 36-38 och 7-9. Adresserna i L-sektorerna avviker mer från utgångsläget än adresserna i K-sektorn. Den fjärde och den femte sektorn M omfattar adresserna 30-35 och 10-15. Adresserna i M-sektorerna-avviker mest från utgångsläget om man jämför med K-sektorerna och L-sektorerna. Återregleringen av referensadressen a utförs olika snabbt beroende på inom vilken sektor referensadressen är. Om referensadressen a har ett värde inom K-sektorn så utförs återregleringen i långsam takt vilket exempelvis innebär att referensadressen a ändras tillbaka mot utgångsläget en åttondels adress i taget och varje reglering sker förhållandevis sällan. Omireferensadressen istället.har ett värde inom någon av L-sektorerna så så utförs återregleringen i snabbare takt, exempelvis med en åttondels adress i taget men relativt ofta. Slutligen, om referensadressen har ett värde inom någon av M-sektorerna så sker återregleringen mycket snabbt så att referensadressen att utanför gränsadresserna 15 och 30. Ãterregleringen kan i detta fall inte riskerar hamna utföras i åttondels steg av adresser och mycket ofta. Det är även möjligt att för att få tillräckligt snabb återreglering utföra denna med större steg än åttondelar av adresser eller t.o.m. med en hel adress i ett steg. referensadressen a utförs och styrs från logikkretsen LC.

Det är att föredra att endast utnyttja den första referensadressen a för att utföra kompensering för en förändring av inskrivningstakten, men det är även möjligt att istället utnyttja den andra referensadressen c eller att utnyttja båda referensadresserna a,c tillsammans för kompensering. För att Ãterregleringen av den första' s 10 15 20 25 30 4701172 33 utföra ändringar av referensadressen c så kopplas nio stycken extrautgångar 60 på logikkretsen till nio stycken extraingångar 56 på den andra komparatorn KOM@2. För att kunna utföra förändringarna på delar av adresser så överförs även tre modulo- 8-bitar till den andra komparatorn KOMP2 från modulo-8-räknarn 91. Dessa tre bitar som mottages på tre ingångar 61 utgör de tre minst signifikanta bitarna i den andra jämförelseadressen d. Om endast den andra referensadressen c utnyttjas för kompenseringen så varieras c omkring utgångsläget på ett sätt som motsvarar de tidigare beskrivningarna av ändringar av den första referensadressen a. Om båda referensadresserna a,c tillsammans utnyttjas för att maskera en förändring av inskrivningstakten så ändras de tillsammans totalt så många adresser som förändringen i antalet enheter datainformation i den inkommande ramen Datai motsvarar. Vid återregleringen så kan de båda referensadresserna a,c växelvis regleras tillbaka mot utgångsläget.

Uppfinningen är inte begränsad till de beskrivna utförings- formerna. Uppfinningen kan tillämpas i ett sammanhang där antalet enheter datainformation i en ram kan variera på annat sätt än som hittills beskrivits, ex.vis så att det kan finnas två eller fyra fler enheter datainformation DATAINFOi än nominellt eller två eller fyra enheter datainformation DATAINFO, mindre än nominellt.

För att ange detta krävs i så fall givetvis fler än två bitar i informationen OTHER.

Uppfinningen kan också tillämpas i sammanhang där antalet enheter datainformation DATAINFOÜ eller förutbestämda förändringar i den takt med vilken skrivadresser genereras/tillförs detekteras på annat sätt än som tidigare beskivits. Det viktiga för utnyttjande av uppfinningen är att förändringarna i den takt med vilken skrivadresser tillföres minnet är av förutbestämd natur och kan detekteras/bestämmas i tid för den initiala kompenseringen.

Förändringar som helt och hållet är slumpmässiga går naturligtvis inte att maskera med en initial kompensering enligt uppfinningen.

Uppfinningen är inte heller begränsad till just den typ av 470 4?2 '¶'n 3* fasdetektor som beskrivits utan kan tillämpas tillsnamnans med annan typ av förut känd fasdetektor.

Claims (20)

10 15 20 25 30 35 _35 É 47o'472 PÄTBNTKRAV

1. Förfarande för att anpassa den takt med vilken en cyklisk_ följd av läsadresser (RADR) tillförs ett minne (FIFO) till den takt med vilken en cyklisk följd av skrivadresser (WADR) tillförs minnet, vilken följd av skrivadresser tillförs i en takt som intermittent förändras i förutbestämd utsträckning, varvid den takt med vilken läsadresserna tillföres minnet regleras på sådant sätt att läsadresserna tillföres minnet i genomsnitt i samma takt som skrivadresserna tillföres minnet k ä n n e t e c k n a t av, fastställande av en av den takt med vilken skrivadresserna tillföres minnet, härledning av en första ur skrivadresserna och en förändring jämförelsestorhet (x) andra jämförelsestorhet (y) ur läsadresserna, jämförelse av de första och andra jämförelsestorheterna, reglering av den takt med vilken läsadresserna tillföres minnet i beroende av resultatet (co) av jämförelsen, av påverkan av härledningen av åtminstone en av jämförelsestorheterna i en förutbestämd omfattning motsvarande den förutbestämda utsträckningen så att åtminstone huvuddelen av den detekterade förändringen initialt kompenseras vid härledningen av åtminstone en av jämförelsestorheterna, samt successiv reducering av påverkan av härledningen så att kompenseringen successivt minskas.

2. Förfarande enligt patentkrav 1 där datainformation som skall inskrivas i minnet med hjälp av skrivadresserna uppträder fördelad på ramar, vilka ramar även innefattar annan information som inte skall inskrivas i minnet varvid mängden datainformation i en ram kan överensstämma med eller på ett förutbestämt sätt avvika från ett förutbestämt nominellt värde, k ä n n e t e c k n a t av att förändringen av takten, med vilken skrivadresser tillföres minnet, fastställes genom detektering av om mängden datainformation i en ram överensstämmer med eller avviker på det förutbestämda sättet från det nominella värdet.

3. Förfarande enligt patentkrav 1 eller 2 k ä n n e t e c - k n a t av att nämnda första jämförelsestorhet (x) härledes ur första referensadress (a), den till minnet (FIFO) genom att en bildas, skrivadresserna motsvarande en skrivadress, 10 15 20 25 30 35 .lä- \_ CI) C 36. \q ha tillförda skrivadressen (WADR) jämförs med denå första referensadressen och resultatet av jämförelsen bildar den första jämförelsestorheten (x), att nämnda andra jämförelsestorhet (y) härledes ur läsadresserna genom att en andra referensadress (c), motsvarande en läsadress, bildas, den till minnet (FIFO) tillförda läsadressen (RADR) jämförs med den andra referensadressen och resultatet av jämförelsen bildar den andra jämförelsestorheten (y), vilka referensadresser (a,c) i ett utgångsläge utan nämnda påverkan bildas med en inbördes skillnad som motsvarar i huvudsak en halv cykels fasskillnad i en följd av adresser, varvid nämnda första jämförelsestorhet utgörs av en skrivsignalpuls (xpls) som genereras när skrivadressen är lika med den första referensadressen och nämnda andra jämförelsestorhet utgörs av en lässignalpuls (ypls) som genereras när läsadressen är lika med den andra referensadressen, varigenom pulserna (xpls,ypls) genereras samtidigt om fasförskjutningen mellan läsadresserna och de samtidiga skrivadresserna motsvarar fasförskjutningen mellan referensadresserna medan nämnda pulser genereras tídsförskjutna om fasförskjutningarna mellan tillförda läsadresser och de samtidiga skrivadresserna skiljer sig från fasförskjutningen mellan de första och andra referensadresserna.

4. Förfarande enligt patentkrav 3 k ä n n e t e c k n a t av att de första och andra jämförelsestorheterna (x,y) jämföres genom att jämföra när i tiden skrivsignalpulserna och lässignalpulserna (XP1S.YPlS) (RADR) tillförs minnet (FIFO) regleras i beroende av resultatet genereras och takten med vilken nya läsadresser (co) av jämförelsen, varvid takten ökas om skrivsignalpulsen (xpls) genereras före lässignalpulsen (ypls), takten minskas om skrivsignalpulsen genereras efter lässignalpulsen och takten behålls oförändrad om skrivsignalpulsen och lässignalpulsen genereras samtidigt.

5. Förfarande enligt patentkrav 3 k ä n n e t e c k n a t av att påverkan av härledningen av åtminstone en av jämförelsestorheterna i samband med att takten med vilken skrivadresserna tillförs minnet förändras i förutbestämd utsträckning initialt utförs genom att den första .io 15 20 25 30 '35 37 470172 referensadressen (aj eller den andra referensadressen (c) eller båda referensadresserna tillsammans (a,c) ändras så mycket som den förutbestämda utsträckningen motsvarar, samt att påverkan av härledningen successivt reduceras genom att den eller de ändrade referensadresserna stegvis tillbaka mot nämnda utgångsläge under det att nämnda skrivsignalpuls (xpls) och lässignalpuls (ypls) genereras tidsförskjutna så att takten, med vilken läsadresser tillförs minnet, regleras för att följa den i förutbestämd utsträckning förändrade takten med vilken skrivadresser tillförs minnet. regleras

6. Anordning för att anpassa den takt med vilken en cyklisk följd av läsadresser (RADR) tillförs ett minne (FIFO) till den takt med vilken en cyklisk följd av skrivadresser (WADR) tillförs minnet, vilken följd av skrivadresser tillförs i en takt som intermittent förändras i förutbestämd utsträckning, vilken anordning innefattar ett reglerorgan (PLL) för reglering av den takt med vilken läsadresserna tillföres minnet så att läsadresserna tillföres minnet i genomsnitt i samma takt som skrivadresserna tillföres minnet , k ä n n e t e c k n a t av, ådetekteringsorgan (DM) för fastställande av en förändring av den takt' med vilken skrivadresserna tillföres minnet, första härledningsorgan (KOMPI) för härledning av en första jämförelsestorhet (x) ur skrivadresserna och andra härledningsorgan (KOMPZ) för härledning av en andra jämförelsestorhet (y) ur läsadresserna, första jämförelseorgan (PD) för jämförelse av de första och andra jämförelsestorheterna, att nämnda reglerorgan (VCO) är anordnat att reglera den takt med vilken läsadresserna tillföres minnet i av jämförelsen i det första (LC) för påverkan av beroende av resultatet (co) jämförelseorganet, av påverkansorgan härledningen av åtminstone en av jämförelsestorheterna (X) i en förutbestämd omfattning motsvarande den förutbestämda utsträckningen så att åtminstone huvuddelen av en fastställd förändring initialt kompenseras vid härledningen av åtminstone en (x) av jämförelsestorheterna, samt att påverkansorganet är anordnat att successivt reducera påverkan av härledningen så att kompenseringen till följd av en fastställd förändring successivt minskas och upphör . 4:. 10 15 20 25 30 35 n\'_] 38 4,2 -

7. Anordning enligt patentkrav 6 där datainformation som skall inskrivas i minnet med hjälp av skrivadresserna uppträder fördelad på ramar, vilka ramar även innefattar annan information som inte skall inskrivas i minnet varvid mängden datainformation i en ram kan överensstämma med eller på ett förutbestämt sätt avvika från ett förutbestämt nominellt värde, k ä n n e t e c k n a t av att detekteringsorganen (DEM) fastställer förändringen av takten, med. vilken skrivadresser tillföres minnet, genom detektering av om mängden datainformation i en ram överensstämmer med eller avviker på det förutbestämda sättet från det nominella värdet.

8. Anordning enligt patentkrav 6 eller 7 k ä n n e t e c - k n a d därav att nämnda första härledningsorgan (KOMP1) innefattar en första komparator som tillföres en första referensadress (a) och som tillföres samma skrivadresser (WADR) som tillföres minnet (FIFO), vilken komparator är anordnad att jämföra den tillförda första referensadressen med de tillförda I ~ likhet jämförelsestorhet (x) i form av en skrivsignalpuls (xpls), att (KoMP2 ) komparator som tillföres en andra referensadress (c) och som skrivadresserna och vid avge nämnda första nämnda andra härledningsorgan innefattar en andra tillföres samma lâsadresser (RADR) som tillföres minnet (FIFO), vilken andra komparator är anordnad att jämföra den tillförda andra referensadressen med de tillförda läsadresserna och vid likhet avge nämnda andra jämförelsestorhet (y) i form av en lâssignalpuls (ypls).

9. Anordning enligt patentkrav 8 k ä n n e t e c k n a d därav att nämnda första jämförelseorgan innefattar en fasdetektor (PD) anordnad för mottagning av skrivsignalpulsen (xpls) på en första ingång och för mottagning av lässignalpulsen (ypls) på en andra ingång, vilken fasdetektor är anordnad att detektera eventuell tidsförskjutning mellan en skrivsignalpuls) och motsvarande lâssignalpuls och på en utgång avge en styrsignal (co) i beroende nämnda reglerorgan (PLL) innefattar en spänningsstyrd oscillator (VCO) som på en ingång av en detekterad tidsförskjutning, mottager nämnda styrsignal (co) och på en utgång avger en signal 10 15 20 25 30 35 39 Äi-7Û 472 med en frekvens (f)'som bestämmer den takt med vilken läsadresser tillföres minnet, vilken spänningsstyrda oscillator (VCO) är anordnad att öka den takt med vilken nya läsadresser tillföresii minnet (FIFO) om skrivsignalpulserna genereras före motsvarande lässignalpulser, att oscillatorn är anordnad att minska nämnda takt om efter motsvarande lässignalpulser och att oscillatorn är anordnad att behålla takten skrivsignalpulser och lässignalpulser genereras samtidigt. skrivsignalpulserna genereras oförändrad om motsvarande

10. Anordning enligt patentkrav 8 k ä n n e t e c k n a d därav att nämnda páverkansorgan (LC) innefattar en logikkrets som är anordnad att vid fastställande av en i förutbestämd utsträckning förändrad takt i de tillförda skrivadresserna kompensera ändringen, varvid logikkretsen är kopplad till den första komparatorn (KOMP1) och anordnad att utföra en ändring av den första referensadressen (a) motsvarande den förutbestämda utsträckningen så att hela förändringen initialt kompenseras, och att logikkretsen är anordnad att stegvis ta bort ändringen av referensadressen (a) så att kompenseringen succesivt upphör.

11. Förfarande för att överföra datainformation från ett synkront digitalt hierarkiskt system.(SDH) till ett plesiokront digitalt hierarkiskt system (PDH), vilken datainformation (DATAINFO¿n) uppträder fördelad på ramar i det synkrona systemet, vilka ramar innefattar dels enheter' med. datainformation (DATAINFO¿n) som skall överföras till PDH-systemet, dels enheter med annan information som inte skall överföras till PDH-systemet varvid förhållandet mellan antalet enheter datainformation och antalet enheter annan information, per ram, kan variera beroende på om ramen innehåller ett nominellt antal enheter datainformation eller fler enheter datainformation än nominellt eller färre enheter datainformation än vilket förfarande innefattar inskrivning av datainformation (DATAINFOin) från det synkrona systemet i ett adresserbart minne (FIFO) och utläsning av datainformation (DATAINFO°ut) till det plesiokrona systemet från det adresserbara minnet, vid vilket förfarande en cyklisk följd av skrivadresser (WADR) successivt alstras på sådant sätt nominellt, 10 15 20 25 30 35 472 “° att för varje enhet' datainformation (DATAINFOin)“ som skall överföras till PDH-systemet alstras en skrivadress, medan för varje enhet annan information så görs ett uppehåll i alstringen av skrivadresser, varigenom ett nominellt antal skrivadresser'per ram alstras när en ram med ett nominellt antal enheter datainformation uppträder i det synkrona systemet, fler skrivadresser per ram än det nominella antalet alstras när den uppträdande ramen innehåller fler enheter datainformation än det nominella antalet medan färre skrivadresser per ram än det nominella antalet alstras när den uppträdande ramen innehåller färre enheter datainformation än det nominella antalet, varvid datainformation (DATAINFO¿n) från det synkrona systemet skrivs in i minnespositioner i minnet som anges av skrivadresserna, varvid en cyklisk följd av läsadresser (RADR) alstras, i vilken följd av läsadresser ingår samma minnesadresser och i samma ordningsföljd som minnesadresserna som ingår i den cykliska följden av skrivadresser, varvid datainformation (DATAINFO°ut) utläses till det plesiokrona systemet från minnespositioner i minnet som anges av läsadresserna (RADR), varvid i ett utgångsläge läsadresserna alstras i huvudsak en halv adresscykel fasförskjutna från de samtidigt alstrade skrivadresserna för att inskrivning i och utläsning fràn skall ske minnesposition, vid vilket förfarande läsadresserna i genomsnitt minnet ej samtidigt i samma alstras i samma takt som skrivadresserna, k ä n n e t e c k n a t a v att - en första referensadress (a), motsvarande en skrivadress, bildas och en andra referensadress (c), motsvarande en läsadress bildas så.att.referensadressernas (a,c) inbördes fasförskjutning, i ett utgångsläge, motsvarar i huvudsak en halv adresscykel; - en skrivsignalpuls (xpls) genereras när skrivadressen (WADR) är lika med den första referensadressen (a) och en lässignalpuls (ypls) genereras när läsadressen (RADR) är lika med den andra (xpls,yp1s) genereras samtidigt om fasförskjutningen mellan läsadresserna och referensadressen (c), varigenom nämnda pulser referensadressernas inbördes (XPISAIPIS) skrivadresserna motsvarar fasförskjutning medan nämnda pulser genereras 10 15 20 25' 30 41 470 472 'tidsförskjutna om' fasförskjutningen. mellan läsadresserna och sig från fasförskjutningen mellan skrivadresserna skiljer referensadresserna; - nämnda pulser (xpls,ypls) avges till en frekvensreglerande krets (PLL) som reglerar den takt med vilken nya läsadresser (RADR) alstras varvid takten ändras om skrivsignalpulsen (xpls) och motsvarande lässignalpuls (ypls) genereras med en inbördes tidsförskjutning och takten är oförändrad om skrivsignalpulsen (xpls) genereras samtidigt som lâssignalpulsen (ypls): - fler eller färre enheter datainformation (DATAINFOin) än nominella antalet i en uppträdande ram detekteras; U - vid detektering av fler eller färre enheter datainformation än nominella antalet i en rann maskeras motsvarande alstring av fler eller färre skrivadresser (WADR) för den ramen genom att den första referensadressen (a) eller den andra referensadressen (c) eller'båda referensadresserna tillsammans (a,c) ändras lika många antalet fler eller färre enheter datainformation motsvarar; referensadresser som - den eller de ändrade referensadresserna (a,c) regleras stegvis tillbaka mot nämnda utgångsläge varvid skrivsignalpulsen (xpls) och lâssignalpulsen (ypls) genereras tidsförskjutna så att takten, med vilken läsadresser (RADR) alstras, ändras för att följa ändringen i antalet alstrade skrivadresser (WADR) per ram som uppstår vid fler eller färre enheter datainformation än nominellt i en ram, varigenom takten ökar till följd av fler enheter' och takten minskar till följd av färre enheter än nominellt i en ram.

12. Förfarande enligt patentkrav ll k ä n n e t e c - k n a t därav att vid detektering av fler enheter datainformation än nominellt så detekteras att ett eller flera första utrymmen (H3) i ramen, avsedda att utnyttjas för att överföra fler enheter antalet, innehåller enheter nominella detektering av datainformation än det datainformation och vid färre 10 15 20 25 30 ~J 472 42 “dataínformation än nominellt så detekteras att ett eller flera andra utrymmen (0) i ramen, avsedda att vid överföring av färre enheter dataínformation än nominellt inte utnyttjas för dataínformation, inte innehåller dataínformation.

13. Förfarande enligt patentkrav 11 k ä n n e t e c k n a t därav att den fler dataínformation (DATAINFO¿n) än det nominella antalet så maskeras motsvarande alstring av fler skrivadresser genom att den första när inkommande ramen innefattar enheter referensadressen (a) ändras framåt lika många referensadresser som antalet fler enheter dataínformation motsvarar och när den innefattar färre enheter dataínformation (DATAINFOin) än det nominella antalet så maskeras motsvarande att den referensadressen (a) ändras bakåt lika många referensadresser som inkommande ramen alstring av _ färre skrivadresser genom första antalet färre enheter dataínformation motsvarar.

14. Förfarande enligt patentkrav 13 k ä n n e t e c k n a t därav att nämnda maskering utförs i ett steg.

15. Förfarande enligt patentkrav 13 k ä n n e t e c k n a t därav att referensadressen (a) tillbaka.mot utgångsläget varvid efter en utförd_ maskering så regleras den första - den första referensadressens (a) avvikelse från utgångsläget mäts; - den första referensadressen (a) regleras stegvis tillbaka mot utgångsläget på sådant sätt att ju större den uppmätta avvikelsen är desto snabbare regleras referensadressen (a) tillbaka mot utgångsläget.

16. Förfarande enligt patentkrav 15 k ä n n e t e c k n a t därav att nämnda den första referensadressen (a) tillbaka mot utgångsläget utförs i delar av stegvisa reglering av referensadresser.

17. Anordning för att överföra dataínformation från ett synkront digitalt hierarkiskt system (SDH) till ett plesiokront digitalt hierarkiskt system (PDH), vilken dataínformation (DATAINFOÜQ 10 15 20 25 30 35 4701472' 43 uppträder fördelad på ramar i det synkrona systemet, vilka ramar innefattar dels enheter' med datainformation (DATAINFOin) som skall överföras till PDH-systemet, dels enheter med annan information som inte skall överföras till PDH-systemet varvid förhållandet mellan antalet enheter datainformation och antalet enheter annan information, per ram, kan variera beroende på om ramen innehåller ett nominellt antal enheter datainformation eller fler enheter datainformation än det nominella antalet eller färre enheter datainformation än det nominella antalet, i vilken (DATAINFOin) skrivs in i det från det synkrona systemet och till det _plesiokrona anordning datainformation adresserbara minnet (FIFO) (DATAINFO°ut) adresserbara datainformation utläses systemet från det minnet, vilken anordning innefattar en skrivadressgenerator (WADRGEN) för alstring av en cyklisk följd av skrivadresser (WADR) pá sådant sätt att för varje enhet med datainformation (DATAINFOin) som skall överföras till PDH-systemet alstras en skrivadress, medan för varje enhet ett uppehåll i alstringen av annan information skrivadresser, varigenom ett nominellt antal skrivadresser per så görs när en ram med ett nominellt antal enheter ram alstras datainformation synkrona systemet, fler skrivadresser per ram utöver det nominella antalet alstras när den uppträdande ramen innehåller fler enheter datainformation än det nominella antalet medan färre skrivadresser per ram än det nominella antalet alstras när den uppträdande ramen innehåller färre enheter datainformation än det nominella antalet, varvid datainformation (DATAINFO¿n) från det synkrona systemet skrivs in i minnespositioner i minnet som anges av skrivadresserna, vilken uppträder i det anordning innefattar en läsadressgenerator (RADRGEN) för alstring av en cyklisk följd av läsadresser (RADR), i vilken följd av läsadresser ingår samma minnesadresser och i samma ordningsföljd som minnesadresserna som ingår i den cykliska följden av skrivadresser, varvid datainformation (DATAINFO°ut) utläses till det plesiokrona systemet från minnespositioner i minnet som anges av läsadresserna (RADR), varvid i ett utgångsläge läsadresserna alstras i huvudsak en halv adresscykel fasförskjutna från de samtidigt alstrade skrivadresserna för att inskrivning i och utläsning från minnet ej skall ske samtidigt i d l 10 15 20 25 30 n: 44 Ü 472 samma minnesposition, i vilken anordning läsadresserna i genomsnitt alstras i samma takt som skrivadresserna, k ä n n e t e c k n a t a v att nämnda anordning dessutom innefattar - ett första jämförande organ (KOMPI) för jämförelse mellan en och alstrade skrivadresser (WADR) varvid en skrivsignalpuls (xpls) skrivadressen är lika med den första referensadressen; första referensadress (a) avges på en utgång när - ett andra jämförande organ (KOHPZ) för jämförelse mellan en andra referensadress (c) och alstrade läsadresser (RADR) varvid en lässignalpuls (ypls) avges på en utgång när läsadressen är_ lika med den andra referensadressen; - en frekvensreglerande krets (PLL), med en utgång ansluten till nämnda (RADRGEN) för) räknehastigheten med vilken läsadresser alstras, mottager på en första ingång skrivsignalpulsen (xpls) och på en andra ingång (ypls) varvid räknehastigheten regleras om skrivsignalpulsen (xpls) och lässignalpulsen (jpls) mottages med en inbördes tidsförskjutning medan räknehastigheten blir oförändrad. om skrivsignalpulsen och lässignalpulsen. mottages samtidigt; läsadressgenerator reglering av lässignalpulsen - en logikkrets (LC) kopplad för styrning av den första referensadressen (a) eller kopplad för styrning av den andra referensadressen (c) eller kopplad för samtidig styrning av både den första referensadressen (a) och den andra referensadressen (c), vilka referensadresser i ett utgångsläge har en inbördes fasförskjutning som motsvarar en halv adresscykel varvid nämnda skrivsignalpuls (xpls) och lässignalpuls (ypls) avges samtidigt om fasförskjutningen mellan alstrade skrivadresser och samtidigt alstrade läsadresser motsvarar fasförskjutningen mellan nämnda första och andra referensadress; - en detekteringskrets (DM) för detektering av fler eller färre enheter datainformation (DATAINFO,) än nominella antalet i en inkommande ram, vilken detekteringsingskrets (DH) har en utgång 10 15 20 25 30 35 45 470 '472 kopplad till en ingång på nämnda logikkrets (LC) för att vid detektering av, fler eller färre enheter avge en detekteringssignal (DET) till logikkretsen (LC) varvid motsvarande alstring av fler eller färre skrivadresser maskeras för den frekvensreglerande kretsen genom att den första referensadressen (a) eller den andra referensadressen (c) eller båda referensadresserna tillsammans (a,c), i ett steg, ändras så många referensadresser som nämnda fler eller färre enheter motsvarar, och därefter eller de ändrade referensadresserna (a,c) stegvis tillbaka mot nämnda utgångsläge under det att skrivsignalpulsen (xpls) och lässignalpulsen (ypls) genereras tidsförskjutna så att räknehastigheten med vilken läsadresser (RADR) alstras ändras för att följa ändringen i alstringen av skrivadresser (WADR) som uppstår vid nämnda fler eller färre enheter datainformation än nominellt i den inkommande ramen varvid den frekvensreglerande kretsen (PLL) ökar räknehastigheten till följd av detektering av fler enheter datainformation än. nominellt i en ram, medan den frekvensreglerande kretsen minskar räknehastigheten till följd av detektering av färre enheter än nominellt i den inkommande ramen. regleras den

18. Anordning enligt patentkrav 17 k ä n n e t e c k n a t därav att nämnda frekvensreglerande krets (PLL) innefattar en faslåsningskrets med en fasdetektor (PD) för detektering av skrivsignalpulsens (xpls) och lässignalpulsens (ypls) inbördes tidsförskjutning, vilken fasdetektor (PD) avger en styrsignal (co) som beror av den detekterade tidsförskjutningen, en spänningsreglerad, oscillatorkrets (VCO) för mottagning av styrsignalen '(co) och för reglering av frekvensen hos en klocksignal (cl) i beroende av den mottagna styrsignalen (co), och en räknare (91) för mottagning av klocksignalen (cl) och för avgivande av läsklockpulser (RCLP) till läsadressgeneratorn (RADRGEN), vilka läsklockpulser avges med en frekvens som beror av den inbördes tidsförskjutningen mellan skrivsignalpulsen och lässignalpulsen, varvid räknehastigheten i läsadressgeneratorn varierar med frekvensen på läsklockpulserna.

19. Anordning enligt patentkrav 17 k ä n n e t e c k n a d av att 10 15 20 46 nämnda första och andra jämförande organ (KOMP1,KOMP2) utgörs av komparatorer.

20. Anordning enligt patentkrav 17 k ä n n e t e c k n a d av att nämnda logikkrets (LC) är anordnad att ändra den första referensadressen (a) framåt vid detektering av flera enheter datainformation än nominellt i en inkommande ram, varvid referensadressen ändras framåt lika många referensadresser som nämnda fler enheter motsvarar och nämnda logikkrets är anordnad att ändra den första referensadressen (a) bakåt vid detektering av färre enheter, varvid referensadressen ändras bakåt lika många referensadresser som nämnda enheter motsvarar, och logikkretsen (LC) är anordnad att stegvis reglera nämnda första referensadress (a) tillbaka mot utgångsläget på sådant sätt att antalet steg och tidsintervallet mellan stegen beror av hur mycket den (a) har ändrats från utgångsläget, varvid regleringen sker med stora steg eller med kort tidsintervall mellan stegen när referensadressen avviker mycket från utgångsläget, medan regleringen sker med små steg och med långa tidsintervall mellan stegen när referensadressen avviker lite från utgångsläget. färre första referensadressen