SE501218C2 - Lateral bipolar variable base width transistor and a method for controlling the base width - Google Patents

Lateral bipolar variable base width transistor and a method for controlling the base width

Info

Publication number
SE501218C2
SE501218C2 SE9301704A SE9301704A SE501218C2 SE 501218 C2 SE501218 C2 SE 501218C2 SE 9301704 A SE9301704 A SE 9301704A SE 9301704 A SE9301704 A SE 9301704A SE 501218 C2 SE501218 C2 SE 501218C2
Authority
SE
Sweden
Prior art keywords
base
collector
area
region
emitter
Prior art date
Application number
SE9301704A
Other languages
Swedish (sv)
Other versions
SE9301704D0 (en
SE9301704L (en
Inventor
Kjell Bohlin
Original Assignee
Asea Brown Boveri
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asea Brown Boveri filed Critical Asea Brown Boveri
Priority to SE9301704A priority Critical patent/SE501218C2/en
Publication of SE9301704D0 publication Critical patent/SE9301704D0/en
Priority to PCT/SE1994/000410 priority patent/WO1994027324A1/en
Publication of SE9301704L publication Critical patent/SE9301704L/en
Publication of SE501218C2 publication Critical patent/SE501218C2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H10D62/184—Base regions of bipolar transistors, e.g. BJTs or IGBTs of lateral BJTs

Landscapes

  • Bipolar Transistors (AREA)

Abstract

The present invention relates to a lateral bipolar transistor arranged in a semiconductor body (1) comprising an emitter region (3) provided with an emitter connection (E), a collector region (4) provided with a collector connection (C), and base region (2) provided with a base connection (B), said base region adjoining the collector region via a base-collector junction (11), and a gate electrode (9) provided with a gate connection (G) and being separated from the semiconductor body by an insulating layer (8). The gate electrode is arranged over that part of the base region which is located between the emitter region and the base-collector junction and over a portion of the collector region adjoining the base-collector junction. The transistor is adapted such that the threshold voltage is never exceeded, that is, no conducting channel can be formed between the emitter and collector regions. The base region of the transistor has a base width (WB), the magnitude of which can be controlled by a voltage signal which is applied to the gate connection (G). By reducing the base width, a higher amplification is achieved, which in turn leads to a higher cutoff frequency of the transistor.

Description

15 20 25 30 35 PJ 501 218 Qe Hfe = š Ur ekvationen framgär att transistorns förstärkning kan ökas genom att basladdningen sänks med bibehållen emitterladdning. 15 20 25 30 35 PJ 501 218 Qe Hfe = š It appears from the equation that the gain of the transistor can be increased by lowering the base charge while maintaining the emitter charge.

Basladdningen kan sänkas genom att minska basvidden. Att minska basvidden genom att andra i transistorns tillverkningsprocess har visat sig vara svärt, eftersom de litografiska metoder som används vid tillverkningen har svärt att klara basvidder mindre än l um.The base charge can be reduced by reducing the base width. Reducing the base width as it has proved difficult for others in the transistor's manufacturing process, since the lithographic methods used in the manufacture have a hard time managing base widths less than 1 μm.

En annan typ av transistor är MOS-transistorn som visas i figur 2a. Pä ett P-dopat halvledarsubstrat har anordnats tvà kraftigt N-dopade omräden 2l, 22, vilka försetts med varsin kontakt. De N-dopade omrädena skiljs ät av ett P-dopat omräde som utgör kanalomräde 23. anordnad ovanpà ett tunt isolerande skikt 25, Ovanför kanalomrädet är en styrelektrod 24 som fungerar som en isolator mellan substratet och styrelektroden.Another type of transistor is the MOS transistor shown in Figure 2a. On a P-doped semiconductor substrate, two strongly N-doped regions 21, 22 have been arranged, each of which is provided with a contact. The N-doped regions are separated by a P-doped region which constitutes channel region 23. arranged on top of a thin insulating layer 25. Above the channel region is a gate electrode 24 which acts as an insulator between the substrate and the gate electrode.

MOS-transistorn är normalt oledande, eftersom P-omradet förhindrar ledning mellan de bäda N-dopade omrädena. Om emellertid styrelektroden päfors en tillräckligt stor positiv spänning relativt näraliggande kontakt och substrat, uppträder Falteffekt innebär att fälteffekt i kanalomrädet, se figur 2b. fria elektroner rör sig mot elektroden, vilket medför att i kanalomràdet närmast kiselskiktets yta utbildas en N-ledande kanal 26.The MOS transistor is normally non-conductive, as the P-region prevents conduction between the two N-doped regions. However, if the control electrode is applied a sufficiently large positive voltage relative to the adjacent contact and substrate, Field effect occurs means that field effect in the channel area, see Figure 2b. free electrons move towards the electrode, which means that an N-conducting channel 26 is formed in the channel area closest to the surface of the silicon layer.

Det är tidigare känt att kombinera en bipolär transistor och en MOS transistor i samma integrerade krets. 4,965,872 frän 23 bipolär transistor utförd i SOI teknik I US-patentet oktober 1990 finns beskrivet en lateral (Silicon on Isolator), vilket innebär att transistorn är utförd pä en halvledäre pä ett isolerande lager. Över transistorns basomräde finns en isolerad styrelektrod som kontrollerar basens resistans. Genom att ge styrelektroden en negativ potential övergär basomràdet frän att vara ett P* omräde till ett P* omräde, vilket innebär att basresistansen minskar, och transistorns förstärkning ökar. 10 15 20 25 30 35 501 218 En nackdel med ovanstäende metod att framställa en lateral bipolär transistor med hög förstärkning är att framställning enligt SOI-teknik är mycket dyrare och mer komplicerad än användning av traditionella tillverkningsmetoder. En annan nackdel är att basvidden inte kan varieras utan bestäms av storleken pä styrelektroden, vilket sätter gränser för hur höga frekvenser transistorn kan klara.It is previously known to combine a bipolar transistor and a MOS transistor in the same integrated circuit. 4,965,872 from 23 bipolar transistors made in SOI technology The US patent October 1990 describes a lateral (Silicon on Isolator), which means that the transistor is made on a semiconductor on an insulating layer. Above the base region of the transistor is an insulated control electrode that checks the resistance of the base. By giving the gate electrode a negative potential, the base region changes from being a P * region to a P * region, which means that the base resistance decreases, and the gain of the transistor increases. A disadvantage of the above method of manufacturing a high gain lateral bipolar transistor is that manufacturing according to SOI technology is much more expensive and more complicated than using traditional manufacturing methods. Another disadvantage is that the base width cannot be varied but is determined by the size of the control electrode, which sets limits on how high frequencies the transistor can handle.

Ett ändamäl med uppfinningen är att anvisa en elektrodstyrd lateral bipolär transistor som har hög gränsfrekvens och en hög förstärkning, som är billig och enkel att tillverka, och där tillverkningen av transistorn endast kräver ett fätal ytterligare masknings- eller dopningsförfaranden, förutom de som används vid tillverkning av vanliga standard CMOS kretsar. Ett annat ändamäl med uppfinningen är att anvisa ett förfarande för styrning av transistorns basvidd.An object of the invention is to provide an electrode-controlled lateral bipolar transistor which has a high cut-off frequency and a high gain, which is inexpensive and easy to manufacture, and in which the manufacture of the transistor requires only a few additional masking or doping methods, in addition to those used in manufacture. of standard CMOS circuits. Another object of the invention is to provide a method for controlling the base width of the transistor.

BESKRIVNING AV UPPFINNINGEN Föreliggande uppfinning avser en lateral bipolär transistor innefattande en halvledarkropp som har ett med en basanslutning försett basomràde, ett med en emitteranslutning försett emitteromräde och en med kollektoranslutning försett kollektoromràde. och kollektoromrädet. att minska basvidden ästädkommes en högre förstärkning, vilket i Basomrädet angränsar till bade emitteromrädet Basomrädet har en variabel basvidd. Genom sin tur leder till att transistorn fär en högre gränsfrekvens.DESCRIPTION OF THE INVENTION The present invention relates to a lateral bipolar transistor comprising a semiconductor body having a base region provided with a base connection, an emitter area provided with an emitter connection and a collector area provided with a collector connection. and the collector area. to reduce the base range, a higher gain is required, which in the base range is adjacent to both the emitter range The base range has a variable base range. This in turn leads to the transistor having a higher cut-off frequency.

Med basvidd avses här den effektiva basvidden.Base width here refers to the effective base width.

Basomrädet gränsar till kollektoromrädet i vertikalled via en bas-kollektorövergäng. Den variabla basvidden erhålles genom att en frän halvledarkroppen isolerad styrelektrod anordnas över den del av basomrädet som är belägen mellan emitteromrädet och bas- kollektorövergängen, samt över ett till bas-kollektorövergángen angränsande parti av kollektoromrädet. Styrelektroden kan med fördel sträcka sig över hela kollektoromràdet.The base area borders the collector area in the vertical direction via a base-collector transition. The variable base width is obtained by arranging a control electrode isolated from the semiconductor body over the part of the base area which is located between the emitter area and the base collector junction, and over a portion of the collector area adjacent to the base collector junction. The control electrode can advantageously extend over the entire collector area.

Uppfinningen avser även ett förfarande för styrning av transistorns basvidd. När styrelektroden spänningssätts 10 l5 20 25 30 35 501 218 uppträder falteffekt i basomrädet vilket innebär att basomrädet minskar i storlek samtidigt som kollektoromrädet ökar i storlek.The invention also relates to a method for controlling the base width of the transistor. When the control electrode is energized, a field effect occurs in the base area, which means that the base area decreases in size at the same time as the collector area increases in size.

Genom att variera spänningen pä styrelektroden kan storleken pa basvidden och därmed forstärkningen styras.By varying the voltage on the control electrode, the magnitude of the base width and thus the gain can be controlled.

FIGURBESKRIVNING Figur l visar en känd bipolär transistor.DESCRIPTION OF THE FIGURES Figure 1 shows a known bipolar transistor.

Figur 2a och 2b visar en känd MOS-transistor.Figures 2a and 2b show a known MOS transistor.

Figur l-2 har behandlats ovan.Figure 1-2 has been discussed above.

Figur 3a och Bb visar ett snitt genom en bipolär transistor enligt uppfinningen.Figures 3a and Bb show a section through a bipolar transistor according to the invention.

Figur 4a, 4b och 4c visar nägra viktiga steg i framställningsprocessen av den bipolära transistorn enligt uppfinningen.Figures 4a, 4b and 4c show some important steps in the manufacturing process of the bipolar transistor according to the invention.

BESKRIVNING AV UTFÖRINGSEXEMPLEL Figur Ba visar ett exempel pä en bipolär transistor enligt uppfinningen. I figuren visas en NPN~transistor, men uppfinningen är tillämpbar även pä en PNP-transistor.DESCRIPTION OF EMBODIMENTS Figure Ba shows an example of a bipolar transistor according to the invention. The figure shows an NPN transistor, but the invention is also applicable to a PNP transistor.

Transistorn utförs pä ett substrat 1 i ett halvledarmaterial, tex kisel, som har en svag grunddopning. Emitter, bas och kollektoromräden utformas som dopade omràden i halvledarsubstratet. I detta exempel bestär substratet av en svagt P-dopad kiselskiva.The transistor is made on a substrate 1 in a semiconductor material, for example silicon, which has a weak basic doping. Emitter, base and collector areas are designed as doped areas in the semiconductor substrate. In this example, the substrate consists of a weakly P-doped silicon wafer.

Transistorn har ett P-dopat basomräde 2 vilket innefattar ett närmast kiselytan anordnat hogre dopat baskontaktomräde 2a. I basomrádet finns närmast kiselytan anordnat ett starkt N-dopat emitteromräde 3. Till basomrädet angränsar ett N-dopat kollektoromräde 4, kraftigt N-dopat kollektorkontaktomràde 4a. Emitteromrädet 3 är vilken innefattar ett vid ytan anordnat beläget mellan baskontaktomrädet 2a och kollektorkontaktomràdet 10 15 20 25 30 35 501 218 4a. De kraftigare dopade omradena 2a,3,4a utgör kontaktomräden och är försedda med metallkontakter 5,6,7, vilka är försedda med anslutningar B, E resp C som utgör transistorns huvudanslutningar. ' De olika omrädena är alstrade genom jonimplantation, följt av en diffusion av dopingämnen, tex fosfor för de N-dopade områdena och bor för de P-dopade omrädena. Med en dopningsdos avses den totala dopningen per ytenhet av ett skikt lika med dopningskoncentrationen integrerad över skiktets tjocklek.The transistor has a P-doped base region 2 which comprises a higher doped base contact region 2a arranged closest to the silicon surface. In the base area, a strong N-doped emitter area 3 is arranged closest to the silicon surface. An N-doped collector area 4, strongly N-doped collector contact area 4a, is adjacent to the base area. The emitter area 3 is which comprises a surface arranged located between the base contact area 2a and the collector contact area 10 15 20 25 30 35 501 218 4a. The more heavily doped regions 2a, 3,4a constitute contact areas and are provided with metal contacts 5,6,7, which are provided with connections B, E and C, respectively, which constitute the main connections of the transistor. The different regions are generated by ion implantation, followed by a diffusion of dopants, such as phosphorus for the N-doped regions and live for the P-doped regions. A doping dose refers to the total doping per unit area of a layer equal to the doping concentration integrated over the thickness of the layer.

Dopningsdosen är tex N 5 * 1012 cm"2.The doping dose is eg N 5 * 1012 cm "2.

P 2 * 1013 cm~2.P 2 * 1013 cm ~ 2.

P+/N+ 5 * 1015 cm-2.P + / N + 5 * 1015 cm-2.

En bas-kollektorövergäng ll utgörs av den vertikala PN- övergängen mellan basomrädet 2 och kollektoromrädet 4.A base-collector junction II consists of the vertical PN junction between the base region 2 and the collector region 4.

Ovanför omradet mellan emitteromrädet 3 och kollektorkontaktomrädet 4a, och skilt frän kislet av ett tunt isolerande skikt av tex kiseldioxid 8 är en styrelektrod 9 anordnad. Styrelektroden kan exempelvis utgöras av polykristallint kisel med lämplig dopning och är försedd med en metallkontakt lO, vilken i sin tur är förbunden med en styranslutning G. Styrelektroden bildar tillsammans med emitteromrädet 3, kollektoromrädet 4 och basomràdet 2 en MOS- transistor. Kanalomräde i MOS-transistorn utgörs av den del av basomrädet som ligger mellan emitteromrädet och bas- kollektorövergängen. Styrelektroden sträcker sig i det här exemplet över hela kollektoromrädet vilket har den fördelen att kollektorresistansen kan moduleras.Above the area between the emitter area 3 and the collector contact area 4a, and separate from the silicon by a thin insulating layer of, for example, silica 8, a control electrode 9 is arranged. The control electrode may, for example, consist of polycrystalline silicon with suitable doping and is provided with a metal contact 10, which in turn is connected to a control terminal G. The control electrode together with the emitter region 3, the collector region 4 and the base region 2 form a MOS transistor. Channel area in the MOS transistor consists of the part of the base area that lies between the emitter area and the base collector junction. In this example, the control electrode extends over the entire collector area, which has the advantage that the collector resistance can be modulated.

Figur Bb visar hur basvidden i den bipolära transistorn minskar när styrelektroden päförs en positiv spänning relativt emittern.Figure Bb shows how the base width of the bipolar transistor decreases when the control electrode is applied a positive voltage relative to the emitter.

Med början vid bas-kollektorövergängen utbildas i det P-dopade basomrädet 2 pä grund av fälteffekt ett N-ledande omrâde 30.Beginning at the base-collector junction, an N-conducting region 30 is formed in the P-doped base region 2 due to field effect.

Genom att öka den positiva spänningen pä styrelektroden 9 växer det N-ledande omradet i storlek, vilket medför att basvidden 10 15 20 25 30 35 501 218 minskar. Spanningen pa styrelektroden 9 far inte vara sa hög att en ledande kanal utbildas mellan emitteromradet 3 och kollektoromradet 4. Tröskelspanningen, dvs den spannings skillnad mellan emittern och styrelektroden för vilken en kanal bildas, ligger pa ca 1 - 5 V.By increasing the positive voltage on the control electrode 9, the N-conducting region grows in size, which means that the base width 10 15 20 25 30 35 501 218 decreases. The voltage on the gate electrode 9 must not be so high that a conductive channel is formed between the emitter region 3 and the collector region 4. The threshold voltage, ie the voltage difference between the emitter and the gate electrode for which a channel is formed, is about 1 - 5 V.

I figur 3b visas ett exempel dar basanslutningen (B) har kopplats ihop med styranslutningen (G)\ Eftersom den maximala bas-emitterspanningen ar ca 0.7 V, vilket ar langt under tröskelspanningen, ar det da ingen risk att det utbildas en ledande kanal mellan emitter- och kollektoromradena.Figure 3b shows an example where the base connection (B) has been connected to the control connection (G) \ Since the maximum base-emitter voltage is approx. and the collector areas.

I övergangen mellan basomradet och kollektoromradet finns alltid ett utarmningsomrade vars storlek beror pa backspanning mellan bas och kollektor. Om basvidden görs för smal finns risk för punch-through, vilket innebar att utarmningsomradet fyller upp hela langden av basomradet och transistorn far ett sammanbrott.In the transition between the base area and the collector area, there is always a depletion area whose size depends on the reverse voltage between the base and the collector. If the base width is made too narrow, there is a risk of punch-through, which meant that the depletion area fills up the entire length of the base area and the transistor breaks down.

Detta satter en nedre grans för hur smal basvidden WB kan göras, vid en given spanning.This sets a lower limit for how narrow the base width WB can be made, at a given voltage.

För en PNP-transistor galler detsamma som beskrivits ovan, men dopningar och polaritet pa styrelektroden blir omvända.For a PNP transistor, the same applies as described above, but doping and polarity of the control electrode are reversed.

En komponent enligt uppfinningen kan framstallas pa ett flertal olika satt. En föredragen framstallningsmetod ar CMOS-bulk- teknik, 4a, 4b, dopad kiselskiva l med en resistivitet i storleksordningen 10 - 15 Qcm. som skall beskrivas nedan i anslutning till figurerna 4c. Utgangsmaterialet ar i detta exempel en svagt P- Genom implantation av fosfor bildas en N-dopad ficka 4 i kiselskivan. N-fickans djup DC har ett typiskt matt pa 4 pm, men kan variera mellan l um - 5 pm. Med hjalp av en normal LOCOS- process alstras sedan en faltoxid i utvalda omraden 40. Nar flera komponenter tillverkas pa samma kiselskiva har faltoxidomradena till uppgift att skilja komponenterna at.A component according to the invention can be manufactured in a number of different ways. A preferred manufacturing method is CMOS bulk technology, 4a, 4b, doped silicon wafer 1 with a resistivity of the order of 10 - 15 cmcm. to be described below in connection with Figures 4c. The starting material in this example is a weak P- By implanting phosphorus, an N-doped pocket 4 is formed in the silicon wafer. The depth of the N-pocket DC has a typical mat of 4 pm, but can vary between l um - 5 pm. Using a normal LOCOS process, a field oxide is then generated in selected areas 40. When several components are manufactured on the same silicon wafer, the field oxide areas have the task of separating the components.

Darefter alstras det tunna styroxidskikt 8 som isolerar styrelektroden fran kiselskivan. Styroxidskiktet har en tjocklek av ca 35 nm. Vidare alstras ovanpa styroxiden ett skikt avThen the thin control oxide layer 8 is generated which insulates the control electrode from the silicon wafer. The styrene oxide layer has a thickness of about 35 nm. Furthermore, a layer of is formed on top of the styrene oxide

Claims (6)

10 15 20 25 30 35 501 218 polykisel 9, vilket har en tjocklek av ca 500nm och utgör styrelektroden. Styrelektrodens bredd WG kan variera mellan 0.2 pm - 2 pm. Med polykislet som mask bildas därefter ett P- basomräde 2 genom implantation av bor. Djupet pa basomràdet DB är ca 0.4 pm - 1.0 um. Längden L pä basomrädet är okritisk. Figur 4a visar resultatet av ovanstående steg i framställningsprocessen. Genom en värmebehandling av kiselskivan i lO50°C i ca en timme erhälles en diffusion av P-basomrädet ät sidorna och pä djupet. I figur 4b visas hur P-basomrädet efter värmebehandlingen sträcker sig in under polykislet. Basvidden WB utgör längden av den del av basomrädet som sträcker sig in under styrelektroden. och kan variera mellan 0.2 pm och l.0pm. I figur 4c visas nästa steg där de kraftigt N-dopade kontaktomrädena 3, 4a bildas genom jonimplantation av arsenik, och det kraftigt P-dopade kontaktomrädet 2a bildas genom jonimplantation av BF2. Djupet pä kontaktomràdena DK är 0.1 um - 0.5 um. Längden pä kontaktomrädena kan variera. Därefter följer en normal metalliserings- och kontakteringsprocess. En transistor enligt uppfinningen kan även utföras i SOI-teknik. PAT ENTKRAVPolysilicon 9, which has a thickness of about 500nm and constitutes the control electrode. The width of the gate electrode WG can vary between 0.2 pm - 2 pm. Using the polysilicon as a mask, a P-base region 2 is then formed by implanting boron. The depth of the base area DB is about 0.4 pm - 1.0 um. The length L of the base area is uncritical. Figure 4a shows the result of the above steps in the manufacturing process. By a heat treatment of the silicon wafer at 1050 ° C for about one hour, a diffusion of the β-base region is obtained at the sides and at the depth. Figure 4b shows how the P-base area after the heat treatment extends under the polysilicon. The base width WB constitutes the length of the part of the base area which extends below the control electrode. and can vary between 0.2 pm and 1.0 pm. Figure 4c shows the next step where the strongly N-doped contact areas 3, 4a are formed by ion implantation of arsenic, and the strongly P-doped contact area 2a is formed by ion implantation of BF2. The depth of the contact areas DK is 0.1 μm - 0.5 μm. The length of the contact areas may vary. This is followed by a normal metallization and contacting process. A transistor according to the invention can also be made in SOI technology. PAT ENTKRAV 1. l. Lateral bipolär transistor med varabel basvidd, varvid och innefattar. (3). försett kollektoromräde transistorn är anordnad i en halvledarkropp (1) - ett med en emitteranslutning (E) försett emitteromràde - ett med en kollektoranslutning (C) (4), - ett med en basanslutning (B) försett basomräde (2), som gränsar till kollektoromrädet via en bas-kollektorövergàng (ll), och - en med en styranslutning (G) försedd styrelektrod (9), vilken är skild fran halvledarkroppen av ett isolerande skikt (8), och styrelektroden (9) är anordnad över den del av basomrädet (2) som är belägen mellan emitteromrädet (3) och bas- lO 15 20 25 30 (35 501 218 (ll) kollektorovergängen angränsande parti av kollektoromrädet kollektorövergängen samt över ett till bas- (4), k ä n n e t e c k n a d a v att transistorn är anordnad sä att spänningsskillnaden mellan emitteranslutningen och styr- elektroden alltid understiger en tröskelspänning, för vilken en ledande kanal bildas mellan emitteromràdet och kollektoromràdet.1. l. Lateral bipolar transistor with variable base width, wherein and includes. (3). provided collector area The transistor is arranged in a semiconductor body (1) - an emitter area provided with an emitter terminal (E) - one with a collector connection (C) (4), - one base area (2) provided with a base connection (B), which adjoins the collector region via a base-collector junction (II), and - a control electrode (9) provided with a control connection (G), which is separated from the semiconductor body by an insulating layer (8), and the control electrode (9) is arranged over that part of the base region (2) which is located between the emitter area (3) and the base 10 15 15 25 25 (35 501 218 (ll) collector junction adjacent portion of the collector area collector junction and over a base (4), characterized in that the transistor is arranged so that the voltage difference between the emitter connection and the control electrode is always less than a threshold voltage, for which a conductive channel is formed between the emitter area and the collector area. 2. En lateral bipolär transistor enligt patentkrav 1 k ä n n e t e c k n a d a v att basanslutningen (B) är ansluten till styranslutningen (G).A lateral bipolar transistor according to claim 1, characterized in that the base terminal (B) is connected to the control terminal (G). 3. En lateral bipolär transistor enligt patentkrav l eller 2 att emitteromrädet (3) är anordnat (B,C) k ä n n e t e c k n a d a v i basomrädet (2) och mellan anslutningarna för bas respektive kollektor.A lateral bipolar transistor according to claim 1 or 2 that the emitter region (3) is arranged (B, C) characterized in the base region (2) and between the connections for the base and collector, respectively. 4. , Forfarande for styrning av en lateral bipolär transistors basvidd (WB), vilken transistor är anordnad i en halvledarkropp (l) och innefattar, (3), försett kollektoromràde - ett med en emitteranslutning (E) försett emitteromràde - ett med en kollektoranslutning (C) (4), - ett med en basanslutning (B) och, (2), gränsar till kollektoromrädet via en bas-kollektorövergäng (9), vilken skikt (8), att en spanningsignal päföres försett basomräde som (ll), - en med en styranslutning (G) försedd styrelektrod är skild frän halvledarkroppen av ett isolerande k ä n n e t e c k n a t a v styranslutningen (G) för styrning av basvidden.4. A method for controlling the base width (WB) of a lateral bipolar transistor, which transistor is arranged in a semiconductor body (1) and comprises, (3), provided collector area - one emitter area provided with an emitter connection (E) - one with a collector connection (C) (4), - one with a base connection (B) and, (2), adjoins the collector area via a base-collector junction (9), which layer (8), that a voltage signal is applied to the provided base area as (ll), - a control electrode provided with a control connection (G) is separated from the semiconductor body by an insulating characteristic of the control connection (G) for controlling the base width. 5. Förfarande for styrning av en lateral bipolär transistors basvidd (WB) k ä n n e t e c k n a t enligt patentkrav 4, a v att vid ett N-dopat basomràde skall styrelektroden (9) paforas en positiv potential relativt emitteromradet, respektive vid P-dopat basomräde skall styrelektroden päforas en negativ potential relativt emitteromràdet.Method for controlling the base width (WB) of a lateral bipolar transistor, characterized in that in the case of an N-doped base region, the control electrode (9) is paforas a positive potential relative to the emitter region, and in the case of P-doped base region, the control electrode is paforas a negative potential relative to the emitter range. 6. Förfarande för styrning av en lateral bipolär transistors basvidd (WB) enligt patentkrav 4 eller 5, 501 218 k a^n n e t e c k n a t a v att den paforda spänningssignalens maximala storlek är i beroende av att en troskelspànning, för vilken en ledande kanal bildas mellan emitceromrádet och kollektoromradet, alltid ska understigas.A method for controlling the base width (WB) of a lateral bipolar transistor according to claim 4 or 5, characterized in that the maximum magnitude of the applied voltage signal is dependent on a threshold voltage for which a conductive channel is formed between the emitter region and the collector region. should always be underestimated.
SE9301704A 1993-05-18 1993-05-18 Lateral bipolar variable base width transistor and a method for controlling the base width SE501218C2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
SE9301704A SE501218C2 (en) 1993-05-18 1993-05-18 Lateral bipolar variable base width transistor and a method for controlling the base width
PCT/SE1994/000410 WO1994027324A1 (en) 1993-05-18 1994-05-05 A lateral bipolar transistor with variable base width and a method for controlling the base width

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9301704A SE501218C2 (en) 1993-05-18 1993-05-18 Lateral bipolar variable base width transistor and a method for controlling the base width

Publications (3)

Publication Number Publication Date
SE9301704D0 SE9301704D0 (en) 1993-05-18
SE9301704L SE9301704L (en) 1994-11-19
SE501218C2 true SE501218C2 (en) 1994-12-12

Family

ID=20389979

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9301704A SE501218C2 (en) 1993-05-18 1993-05-18 Lateral bipolar variable base width transistor and a method for controlling the base width

Country Status (2)

Country Link
SE (1) SE501218C2 (en)
WO (1) WO1994027324A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023161389A1 (en) * 2022-02-25 2023-08-31 Analog Devices International Unlimited Company Monolithically integrated lateral bipolar device with self-aligned doped regions

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646055A (en) * 1996-05-01 1997-07-08 Motorola, Inc. Method for making bipolar transistor
RU2767597C1 (en) * 2021-05-21 2022-03-17 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" Lateral bipolar transistor based on “silicon on insulator” structures and the method for its manufacture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344081A (en) * 1980-04-14 1982-08-10 Supertex, Inc. Combined DMOS and a vertical bipolar transistor device and fabrication method therefor
US4965872A (en) * 1988-09-26 1990-10-23 Vasudev Prahalad K MOS-enhanced, self-aligned lateral bipolar transistor made of a semiconductor on an insulator
US4999518A (en) * 1989-12-08 1991-03-12 International Business Machines Corp. MOS switching circuit having gate enhanced lateral bipolar transistor
US5091321A (en) * 1991-07-22 1992-02-25 Allegro Microsystems, Inc. Method for making an NPN transistor with controlled base width compatible with making a Bi-MOS integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023161389A1 (en) * 2022-02-25 2023-08-31 Analog Devices International Unlimited Company Monolithically integrated lateral bipolar device with self-aligned doped regions
TWI886447B (en) * 2022-02-25 2025-06-11 愛爾蘭商亞德諾半導體國際無限公司 Monolithically integrated lateral bipolar device with self-aligned doped regions

Also Published As

Publication number Publication date
WO1994027324A1 (en) 1994-11-24
SE9301704D0 (en) 1993-05-18
SE9301704L (en) 1994-11-19

Similar Documents

Publication Publication Date Title
US8247300B2 (en) Control of dopant diffusion from buried layers in bipolar integrated circuits
US4203126A (en) CMOS structure and method utilizing retarded electric field for minimum latch-up
CA1048656A (en) Fabricating high performance integrated bipolar and complementary field effect transistors
US5323057A (en) Lateral bipolar transistor with insulating trenches
JPS6412104B2 (en)
JPH0315346B2 (en)
JPH0420265B2 (en)
KR0166052B1 (en) High Voltage Merge Bipolar / CMOS and Its Manufacturing Method
JPH0626253B2 (en) Method of manufacturing semiconductor device including diffusion region having short length
KR900005123B1 (en) Manufacturing method of bipolar transistor
KR910006672B1 (en) Semiconductor integrated circuit device and manufacturing method thereof
US5411898A (en) Method of manufacturing a complementary bipolar transistor
US7038249B2 (en) Horizontal current bipolar transistor and fabrication method
US5238857A (en) Method of fabricating a metal-oxide-semiconductor device having a semiconductor on insulator (SOI) structure
EP0308612A2 (en) Field effect transistor and manufacturing method thereof
SE501218C2 (en) Lateral bipolar variable base width transistor and a method for controlling the base width
US6080612A (en) Method of forming an ultra-thin SOI electrostatic discharge protection device
JP2569171B2 (en) Semiconductor device
EP0718891B1 (en) High performance, high voltage non-epi bipolar transistor
JP2604727B2 (en) Method for manufacturing semiconductor device
JPH04225238A (en) Lateral transistor and current mirror circuit using same
JPS63175463A (en) Bi-MOS integrated circuit manufacturing method
JP3327658B2 (en) Manufacturing method of vertical bipolar transistor
JP2697631B2 (en) Method for manufacturing semiconductor device
KR0154850B1 (en) Bicmos and its manufacturing method

Legal Events

Date Code Title Description
NUG Patent has lapsed