SE509159C2 - Hållkrets jämte förfarande för styrning av en hållkrets - Google Patents

Description

20 25 5Û9 159 2 transistorer. När antalet nivåer reduceras sjunker kravet på matningsspänningen.

Med en matningsspänning på 2,5V kan endast en transistornivå användas, tillsam- mans med en resistor och en strömkälla.

Beskrivning av känd teknik I Razavi et al. ”Design Techniques for Low-Voltage High-Speed Digital Bipolar Circuits”, IEEE Journal of Solid State Circuits, Vol. 29, No. 3, March 1994, be- skrivs ett antal lågspänriingslcetsar baserade på ECL-lcetsar, däribland en D- hållkrets. Denna hålllcrets fungerar i enkel mod och kräver en mamingsspänning på 2,5V och en spänningsvariation på ca 600mV-800mV.

Sammanfattning av uppfinningstanken Ett syfte med uppfinningen är att åstadkomma en hållkrets med högre drifthastighet än kända hållkretsar.

Ett armat syfte med uppfinningen är att åstadkomma en hållkrets som fungerar ftir spänningar ned till 2,5V och med så små spänningsvariationer som 200mV -300mV.

Ytterligare ett syfte med uppfinningen är att åstadkomma en hållkrets som arbetar i differential mod och som därför är mindre bmskänslig än kända lågspänningshåll- kretsar.

Den inspänning som krävs reduceras till 2,5V i hålllcretsen enligt uppfinningen ge- nom att använda endast en transistomivå. Den spänningsvariatíon som krävs hålls nere genom att hållkretsen arbetar i differentiell mod. g l-lâllkretsen enligt uppfinningen är baserad på en enkel inverterare. En forsta och en andra inverterare används, och en klocksignal och den inverterade klocksignalen an- vänds för att styra matningsspänningen till inverterama så att, vid en given tidpunkt, en inverterare har en lämplig matningsspäririing och den andra effektivt ingen. Utni- 10 15 20 25 3 509 159 vån från den inverterare som har den lämpliga mamingsspänningen motsvarar inni- vån, medan den andra inverteraren har en låg utnivâ på båda utgångar.

Inverterarnas icke-inverterade utgångar är anslutna till de två ingångarna på en EL- LER-krets, och inverteramas inverterade utgångar är anslutna till ingångama på en annan ELLER-krets. inverteraren som vid en given tidpunkt har hög mamingsspän- ning styr därför utsignalen från ELLER-lcretsarna.

Enligt uppfinningen är den fiörsta inverterarens ingångar hållkretsens ingångar, och den andra inverterarens ingångar är hållkretsens utgångar. När spänningen över den första inverteraren är hög matas därför insignalen till utgången. När spänningen över den andra inverteraren är hög hålls utsignalen kvar.

Hållkretsen enligt uppfinningen medför följande fördelar: Den är 10-20% snabbare än en traditionell hålllcrets vid samma strörnförbrukning.

Den kan också arbeta vid lägre spänningar (ned till 2,5V) än traditionella hålllaetsar som typiskt arbetar vid 4,5V-5V. Därför kan eiïektförbrulcningen reduceras, eller kretsen kan arbeta snabbare med samma eñektförbnilcriing.

Den kan arbeta i fullständigt differenfiell mod med liten spänningsvariation (ned till 200mV-3 0OmV). Detta ger 5-10% snabbare drift jämfört med Razavis hållkrets.

Driften blir också mindre bruskänslig eftersom kretsen arbetar i fullständigt difien- retiell mod.

Kortfattad beskrivning av ritningar-na Uppfinningen kommer att beskrivas närmare nedan, med hänvisning till bifogade ritningar, på vilka: Figur 1 visar den logiska symbolen för en inverterare; 10 15 20 25 509 159 Figur 2 är en logisk representation av hållkretsen enligt uppfinningen; Figur 3 är ett kretsschema för hållkretsen enligt en föredragen utföringsform av uppfinningen; Figur 4 är ett kretsschema för en CML-inverterare som används i en föredragen ut- föringsform av uppfimiingen.

Detaljerad beskrivning av utfiiringsformer Figur l visar den logiska symbolen för en inverterare 1. Inverteraren har en första, icke-inverterande ingång 2, en andra, inverterande ingång 3, en första, icke- inverterad utgång 4 och en andra, inverterad utgång 5. Inverteraren 1 är ansluten till en första matningsspännirigsterminal 6 och en andra matningsspäruiingstemiinal 7.

I normal drift är insignalen till den andra ingången 3 den inverterade signalen av in- signalen till den första ingången 2. När insignalen IN till den första ingången 2 är hög är insignalen Ü till den andra ingången 3 således låg. Utsignalen UT fiån den första utgången 4 är då låg och utsignalen Ü-T från den andra utgången 5 är hög.

Figur 2 visar ett logiskt kretsschema av hålllcretsen enligt uppfinnjngen. En första ll och en andra ll' inverterare såsom visade i figur 1 används. Varje inverterare har en första, icke-inverterande ingång 12, 12' och en andra, inverterande ingång 13, 132 en första, icke-inverterad utgång 14, 14' och en andra inverterad utgång 15, 15”.

Den första inverterarens ll ingångar 12, 13 utgör hållkretsens ingångar. Varje inver- terare har en förste matningsspänningsterminal 16, 16' och en andra mamingsspän- ningsterminal 17, 17”. lnverterarnas ll, ll' första, icke-inverterade utgångar 14, 14' är anslutna till in- gångarna hos en törsta ELLER-struktur 20. De andra, inverterade utgångama 15, 10 20 25 5 509 159 15' är anslutna till íngångama hos en andra ELLER-struktur 21. ELLER- strukturemas 20, 21 utgångar utgör hålllcretsens utgångar 23, 25. Dessa utgångar är också anslutna till den andra inverterarens 11' ingångar 12', 13 '_ De andra matningsspäriningsterrninalerna 17, 17' hålls på en konstant spänning Vee.

Spänningen på de första spänningstenninalema 16, 16' varierar mellan en mamings- spänning Vcc och en spänning lägre än Vcc så att, en inverterare, vid varje given tidpunkt, har en tillräcklig matningsspärxriing medan den andra inte har det. Såsom visas i figuren är den första matningsspämiingen hos den andra inverteraren ll' låg när den första matningsspärniingen hos den första inverteraren 11 är lika med Vee, och omvänt.

När spänningen över den första inverteraren ll är hög är spänningen över den andra inverteraren ll' låg. I denna situation är båda den andra inverterarens 11' utgångar 14', 15' låga, vilket innebär att ELLER-strukturernas 20, 21 utsignaler styrs av den första inverterarens 11 utsignaler. Utsignalema från hålllcretsen styrs därmed av in- signalerna till hålllcretsen.

När spänningen över den andra inverteraren ll' är hög är spärmingen över den första inverteraren 11 efiektivt 0. I denna situation är båda den första inverterarens 11 utgångar 14, 15 låga, vilket innebär att utsignalema från ELLER-strukturema 20, 21 styrs av utgången från den andra inverteraren ll, ll”. Eftersom den andra inver- terarens ingångar 12', 13' är anslutna till hållkretsens utgångar 23, 25, hålls håll- lcretsens utsignal kvar i denna situation. Även om den visade hålllcretsen har två utgångar, varav en är inverterad relativt den andra, bör det påpekas att hålllcretsen kan användas i en krets där endast en av ut- gångarna används. Hållkretsen har därför i praktiken åtminstone en utgång. 10 15 20 25 509 159 6 Figur 3 visar hålllcretsen enligt en utföringsfonn av uppfinningen, baserad på två in- verterare 31, 31” såsom visat i figur 1. Den första matningsspänningsterminalen 36, 36” hos den första 31 och den andra 3 l” inverteraren är anslutna till en första mat- ningsspänningsterminal 40 via en resistor 41 resp. 42 och direkt till den andra spänningstemunalen 45. Den första och andra ingången 32, 33 hos den första inver- teraren 31 är ingångama till hela hålllcretsens.

Inverterarnas 31, 31” första, icke-inverterade utgångar 34, 34” är anslutna till basen hos en forsta 47 resp. en andra 49 transistor. De andra, inverterade utgångama 35, 35” är anslutna till basen hos en tredje 51 resp. en fjärde 53 transistor.

Alla fyra transistorernas 47, 49, 51, 53 kollektorer är anslutna till den forsta mat- njngsspänningsterminalen 40. Den forsta 47 och den andra 49 transistoms emittrar är sarnmankopplade och, genom en strömkälla 55, anslutna till den andra matnings- spänningsterminalen 45. De är även anslutna till den forsta utgången 71 för hela kretsen, vilken är ansluten till den andra inverteraren 31” första utgång 32”. Transis- toremas 51, 53 emitlrar är sammankopplade och, genom en strömkälla 57, anslutna till den andra spänningsterminalen 45. De är också anslutna till kretsens andra ut- gång 73, vilken a: ansluten till den andra inverterareris 31” andra ingång 33”.

Eftersom transistorernas 47, 49 eniittrar är sammankopplade utgör de en förbunden (wired) ELLER-struktur , vilket innebär att den transistom som har den högsta basspånningen av de två styr utgången från den förbundna ELLER-strukturen. På samma sätt utgör transistorema 51, 53 en annan förbunden ELLER-struktur.

Det finns en femte transistor 61, avsedd att motta en första klocksignal CLK, vars kollektor är ansluten mellan den andra inverteraren 31” och resistom 42. Det finns även en sjätte transistor 63, avsedd att motta en inverterad klocksignal CLK, vars kollektor är ansluten mellan den första inverteraren 31 och resistom 41. Transisto- 10 15 20 7 509 159 rernas 61, 63 ernittrar är samrnankopplade och, kopplade fill den andra matnings- spänningsterminalen 45 genom en strömkälla 65.

Den andra klocksignalen í styr matriingsspärniíngen till den första inverteraren 31 och den första klocksignalen CLK styr mamingsspärniingen till den andra inves- teraren 31”. Eftersom de två transistoremas 61, 63 ernittrar är sarnmankopplade kommer de att fungera som en strömbrytare, vilket irmebär att den transistor som har den högsta basspämiingen kommer att leda medan den andra kommer att vara spär- rad, även vid så låga spänningsskillnader som 200mV.

Anta första att den första klocksignalen CLK är hög och den andra klocksignalen ü är låg. Den första inverteraren 31 har då en matningsspänriing ungefär lika som den första matníngsspänningsterniinalen 40 (kallad ”hög”) medan matnings- spänningen till den andra inverteraren 31' är reducerad (”låg”). Transistoremas 49, 53 basspänningar är därför låga och den första inverterarens 31 insignaler överförs, genom de förbundna ELLER-strukturerna, till utgången. Om den första invertera- rens 31 utgång 34 är hög och den inverterade utgången 35 låg, är transistoms 47 basspänning hög och transistoms 51 basspänning är låg. Hållkretsens första utgång 71 är därför hög och den andra utgången 73 är låg. Om den första inverterarens 31 första utgång 34 är låg och den inverterade utgången 35 är hög är transistoms 47 basspämijng låg och transistoms 51 basspänning är hög. Hållkretsens första utgång 71 är därmed låg och dess andra utgång 73 är hög.

När den första styrsignalen är låg är den andra (inverterade) styrsignalen -ÖÉK- hög.

Den andra inverteraren 31' har då hög matningsspämnng, medan matningsspänning- en till den första inverteraren 31 effektivt är noll. Utsignalerna UT, Ü överförs därför, genom den andra inverteraren 31' och de förbundna ELLER-strukturerna, till utgången, dvs. utsignalen hålls. 10 15 509 159 s Figur 4 visar ett kretsdiagmm av en standard Current Mode Logic- (CML-) inverte- rare som används i en föredragen utföringsfoml av uppfinningen. lnverteraren har en första ingång 80 och en andra ingång 82. Den första ingången 80 är ansluten till basen hos en första transistor 84 och den andra ingången 82 är ansluten till basen hos en andra transistor 86. Varje transistors 84, 86 kollektor är ansluten till en första mamingsspämiingsterrriinal 88 genom en resistor 91, resp. 92. De två transistorernas emittrar 84, 86 är sammankopplade och kopplade, genom en strömkälla 94 till en andra matriingsspänningsterniinal 96. En forsta utgång 98 tillhandahålls vid transis- toms 84 kollektor och en andra utgång 100 tillhandahålls vid transistorns 86 kollek- tOI.

När insignalen är hög, och den inverterade insignalen låg, leder transistom 84 ström, vilket innebär att den första utgångens 98 spänning är reducerad. Transistorn 86 le- der inte i denna situatiori, och den andra utgångens 100 spänning är därför ungefär lika med spänningen hos den första matningsspänningsterrninalen 88. När insignalen till den första ingången 80 är låg och insigrialen till den andra ingången 82 är hög, är spänningen hos den första utgången 98, av symmetriskäl, ungefär lika med spän- ningen hos den iörsta spänningsterminalen 88, medan den andra utgångens 100 spänning är reducerad. Spänningsvariationen är ungefär 200mV-300mV.

Claims (7)

10 15 20 25 509 159 PATENTKRAV

1. Hålllcrets innefattande två ingångar, varav en är inverterad, och åtminstone en ut- gång, kännetecknad av att den innefattar en första (l1; 31) och en andra (1l'; 31”) inverterare, vardera innefattande en första och en andra ingång (12, 12', 13, 13'; 32, 32°, 33, 33°), varav en är icke-inverterande och den andra inverterande, en första och en andra utgång (14, l4', 15, 15'; 34, 34', 35, 35'), varav en är icke-inverterad och den andra inverterad, och en första och en andra spånningsterminal (16, 16”, 17, 17'; 36, 3 ', 37, 37°) och att - en av utgångarna (14, 14'; 34, 34') hos varje inverterare (11, 11'; 31, 31') är anslu- ten till den första, respektive den andra utgången hos en logisk port (20, 47 och 49); - den andra utgången (15, 15'; 35, 35') hos varje inverterare (11, 11'; 31, 31') är ansluten till den forsta, resp. den andra ingången hos en andra logisk port (21, 51 och 53); - den första logiska portens (20; 47 och 49) utgång år ansluten till en av den andra inverterarens (11') ingångar (12'); - den andra logiska portens (21, 51 och 53) utgång är ansluten till den andra inverte- rarens (1 l') andra ingång (13”); - mamingsspänningsterrninalerna hos inverterarna är anordnade att motta ett spän- ningsmönster som varierar i tiden på ett sådant sätt att spänningsmönstret för den ena inverteraren år det inversa av spänningsmönstret för den andra inverteraren; - åtminstone utgången hos den ena logiska porten (20 eller 21; 47 och 49 eller 51 och 53) är en utgång (23 eller 25; 71 eller 73) för hållkretsen.

2. Hålllcrets enligt krav 1, kännetecknat av att varje logisk port år en förbunden ELLER-struktur som utgörs av två transistorer (47, 49, resp. 51, 53) så att transisto- rernas baser är ingångarna till de förbundna ELLER-strukturerna, kollektorema är anslutna till en första matningsspänningsterminal (40) och emittrama är samman- kopplade och anslutna till en andra matníngsspänningsterminal (45) och utgör håll- kretsens utgångar. 10 15 20 25 509 159 10

3. Hålllcrets enligt krav 1 eller 2, kännetecknad av att inverterarna är CML- inverterare (1).

4. Hållkrets enligt något av föregående krav, kännetecknad av att inverteramas första spänningsterrninaler (6, 6°; 36, 36°) är anslutna, via resistorer, till den första matningsspäriningstenninalen och deras andra spänningstemiinaler är anslutna till den andra matningsspännjngsterminalen (45).

5. Hållkrets enligt krav 4, kännetecknad av att matningsspämijngen till inverterama (31, 3 l') styrs av u-ansistorer (61, 63) vars kollektorer är ansluma till varje inverte- rares (31, 31”) första spänningsterminal (36, 36'), vars ernittrar är sammankopplade och, via en stïömkälla (65), ansluma till den andra mamingsspänriíngen (45), vars transistorer är avsedda att motta en klocksignal CLK, resp. den inversa klocksigna- len, på sina baser.

6. Förfarande for styrning av utsignalen från en elektrisk krets innefattande en första och en andra inverterare, kännetecknad av följande steg: - en insignal matas såsom en icke-inverterad signal och en inverterad signal till den första inverteraren; - mamingsspänningen till de två inverterama varieras så att endast en av dem funge- rar vid varje given tidpunkt; - utsigralen från invertemarnas (1 1, ll'; 31, 31') första utgångar (4, 4'; 34, 34”) matas som insignal till en första logisk port (20; 47 och 49); - utsignalen från invertemarnas (11, 11'; 31, 31”) andra utgångar (5, 5'; 35, 35') matas som insignal till en andra logisk port (21; 51 och 53); - utsignalema från de två logiska portama (20, 21; 47, 49, 51, 53) matas som insig- nal till den andra inverteraren; - en utsignal tas från åtminstone en av de logiska portarna. U 509 159

7. Förfarande enligt krav 6, kännetecknat av att matningsspämiingen varieras ge- nom att applicera en klocksignal CLK till en första transistors (71) bas, vars kollek- tor är ansluten till den första invexterarens (31) första rnamingsspänrxingsterrninal (36) och den inverterade klocksignalen CTK till basen hos en andra transistor (73) vars kollektor är ansluten till den andra inverterarens (31) forsta matningsspänrlings- terminal (73).