JPH07120905B2 - バイアス電圧発生器 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、バイアス電圧発生器、特にCMOS比較器に用い
られるバイアス電圧発生器に関する。

［従来の技術及び発明が解決しようとする課題］ 第３図は、従来の代表的なCMOS比較器（10）の回路図で
ある。通常の比較器と同様に、反転（負）入力端（2
2）、非反転（正）入力端（20）及び出力端（25）を具
えている。この従来の比較器は、Ｐチャネル電界効果ト
ランジスタ（12）及び（14）を入力のＮチャネル・トラ
ンジスタ対（16）及び（18）に対する能動負荷として使
用している。入力トランジスタ対（16）及び（18）並び
に能動負荷のバイアス電流は、Ｎチャネル・トランジス
タ（26）のドレインから供給される。トランジスタ（2
6）のゲートは、バイアス電圧源ＶBIASによりバイアス
される。理想的には、比較器（10）のコモン・モード出
力電圧（即ち、正入力端（20）及び負入力端（22）を短
絡したときの出力電圧）が比較器の出力端（25）に接続
される次段回路の実際の閾値入力電圧の変動に追従出来
るように、このバイアス電圧ＶBIASを設定すると良い。
このようにバイアス電圧を設定出来れば、比較器の高速
性能及び感度を最大にし、入力オフセット電圧を最少に
することが出来る。

第４図及び第５図は、従来のバイアス電圧発生器の他の
２つの例（28）及び（36）を示す回路図である。第４図
のバイアス発生器（28）は、夫々ドレイン及びゲートが
相互接続されたＮチャネル・トランジスタ（30）及び
（34）から成る簡単な分圧器である。このバイアス発生
器（28）の発生するバイアス電圧は、第３図の比較器の
トランジスタ（16）及び（26）の形成過程及び環境の変
化に整合することが望ましい。しかし、実際には、完全
に整合させることは出来ず、第４図のバイアス電圧発生
器（28）と第３図の比較器の組合わせでは、出力電圧
は、形成過程、環境、及びコモン・モード電圧の変化等
に応じて敏感に変動してしまう。

第５図のバイアス電圧発生器（36）は、第３図のCMOS比
較器（10）のトランジスタ（12）、（16）及び（26）に
整合させる為のトランジスタ（38）、（30）及び（34）
を含んでいる。端子（24）に発生するバイアス電圧を第
３図のCMOS比較器（10）に供給すると、コモン・モード
出力電圧がある程度改善される。しかし、それでも猶第
５図の回路の出力バイアス電圧は、回路の形成過程、環
境及びコモン・モード電圧の変化に対して不安定であ
る。

第６図は、自己バイアス型の従来の比較器の回路図を示
している。この比較器（46）は、トランジスタ（26）の
ゲートのバイアス電圧がトランジスタ（12）及び（14）
から供給される点以外は第３図の回路と同様である。こ
のように構成すると、トランジスタ（26）のバイアス電
圧は、内部回路から供給されるので、コモン・モード出
力電圧はある程度改善される。

第４図〜第６図に示したバイアス電圧発生器（28）及び
（36）並びに比較器（46）を用いれば、固定バイアス方
式に比較して、コモン・モード入力電圧、回路の形成過
程、及び環境等の変化に対してコモン・モード出力電圧
を安定化することが出来る。しかし、これらの回路が発
生するバイアス電圧は、比較器によって駆動される次段
の入力閾値電圧の変化に応じて変化するものではなかっ
た。

従って、本発明の目的は、次段の入力閾値電圧の変動に
応じてCMOS比較器のバイアス電圧が変化し、これによっ
て比較器の応答速度及び感度を格段に改善し、入力オフ
セット電圧を最少に低減出来るバイアス電圧発生器を提
供することである。

［課題を解決するための手段及び作用］ CMOS比較器のバイアス電圧を発生する本発明のバイアス
電圧発生器は、正入力端及び負入力端を相互接続したダ
ミー比較器を含み、この入力端に、CMOS比較器のコモン
・モード入力電圧に対応するコモン・モード基準電圧を
受ける。このダミー比較器は、バイアス入力端及び出力
端も有する。本発明のバイアス電圧発生器は、更に、バ
イアス増幅器を含み、このバイアス増幅器の非反転
（正）入力端は、ダミー比較器の出力を受け、バイアス
増幅器の反転（負）入力端は、CMOS比較器により駆動さ
れる次段の入力閾値電圧に対応する閾値基準電圧を受け
る。バイアス増幅器の出力端は、上記ダミー比較器のバ
イアス入力端に接続されており、更に、このバイアス増
幅器の出力端よりCMOS比較器のバイアス電圧が出力され
る。

［実施例］ 第１図は、CMOS比較器（図示せず）に好適な本発明のバ
イアス電圧発生器（48）の一実施例のブロック図であ
る。このバイアス電圧発生器（48）は、ダミー比較器
（52）、バイアス増幅器（56）及びCMOSインバータ（反
転器）（58）を含んでいる。この実施例のバイアス電圧
発生器（48）は、端子（50）にコモン・モード基準電圧
を受ける。

バイアス電圧発生器（48）は、２つの基準入力電圧を受
ける。第１の電圧は、端子（50）に供給されるコモン・
モード基準電圧である。このコモン・モード基準電圧
は、CMOS比較器のコモン・モード入力電圧に対応してい
る。一般に、この電圧は、Ｎチャネル入力トランジスタ
の比較器の場合1.5〜５ボルトで、Ｐチャネル入力トラ
ンジスタの比較器の場合には０〜3.5ボルト程度であ
る。コモン・モード基準電圧は、CMOS比較器の実際のコ
モン・モード入力電圧になるように選択されることが理
想である。第２の基準電圧がダミーCMOSインバータ（5
8）から供給される。インバータ（58）の入出力端を短
絡した電圧は、CMOS比較器が駆動する次段の回路がCMOS
インバータ回路である場合には、その次段のインバータ
回路の入力閾値電圧に対応しており、このインバータ
（58）が次段の閾値電圧のシミュレーションを実現して
いる。しかし、他のCMOSの基準回路を用いてこの電圧の
シミュレーションを実現しても良い。このように、バイ
アス電圧発生器（48）に必要な２つの基準電圧とは、CM
OS比較器のコモン・モード入力電圧に対応するコモン・
モード基準電圧と、CMOS比較器の出力により駆動される
次段の入力閾値電圧に対応する入力閾値電圧であること
が理解出来よう。

第１図は、これら２つの基準電圧が比較器のバイアス電
圧を発生する為にどのように用いられるかを示してい
る。ダミー比較器（52）は、バイアス増幅器（56）の帰
還路の制御素子として用いられている。ダミー比較器
（52）の出力は、ダミー・インバータ（58）が発生する
次段の入力閾値電圧のシミュレーション電圧（即ち、閾
値基準電圧）と比較される。バイアス増幅器（56）の出
力電圧は、帰還ループに導かれ、ダミー比較器（52）の
バイアス入力電圧を特定の電圧に設定する。これによ
り、ダミー比較器（52）の出力電圧がインバータ（58）
からの閾値基準電圧と確実に等しくなる。従って、実際
のCMOS比較器をバイアスする為の理想的なバイアス電圧
を発生出来る。

最高性能を得る為には、ダミー比較器（52）が実際のCM
OS比較器と特性が整合しており、両方の比較器が同じ条
件で動作することが望ましい。動作条件を同じにするに
は、駆動電源電圧を＋５ボルト及び０ボルトのように同
じにするだけでなく、コモン・モード入力電圧〔端子
（50）のコモン・モード基準電圧〕を同じにし、更に、
出力電圧（インバータ（58）によってシミュレートされ
る次段の入力閾値電圧）も同じにする。２つの比較器の
動作条件を整合させたら、ダミー比較器（52）を集積回
路上で実際のCMOS比較器と同じ位置に形成することが望
ましい。このようにして、バイアス電圧発生器（48）が
端子（54）に発生する比較器のバイアス電圧は、実際の
比較器は勿論、ダミー比較器に対しても理想的な値とな
る。

第２図は、本発明のバイアス電圧発生器（48）の構成を
更に詳細に示した回路図である。第１図と同様の素子、
ダミー比較器（52）、バイアス増幅器（56）及びインバ
ータ（58）を示している。入力電圧、端子（50）のコモ
ン・モード基準電圧、出力電圧、及び端子（54）の比較
器のバイアス電圧も第１図の場合と同様である。ダミー
比較器（52）は、第３図に示した従来のCMOS比較器と同
様のものである。トランジスタ（64）及び（66）は、入
力トランジスタ対を構成し、トランジスタ（68）はこれ
ら入力トランジスタ対のバイアス電流を供給する。トラ
ンジスタ（68）のゲートは、端子（54）に比較器のバイ
アス電圧も発生する。CMOSインバータ（58）は、Ｐチャ
ネル・トランジスタ（86）及びＮチャネル・トランジス
タ（88）を相互接続した従来の設計による回路である。
このインバータ（58）の入力端及び出力端は相互接続さ
れ、この結果形成される分圧器が代表的なCMOS比較器の
ゲートの入力電圧のシミュレーションをする。

バイアス増幅器（56）は、専用のバイアス電圧を必要と
しないので、本発明のバイアス電圧発生器（48）にとっ
て理想的な回路である。バイアス増幅器（56）は自己バ
イアス型である。トランジスタ（78）及び（80）は、差
動入力トランジスタ対を構成し、トランジスタ（84）
は、バイアス電流を供給する。トランジスタ（72）及び
（74）は、カレントミラーの能動負荷を構成している。
トランジスタ（72）及び（74）と共に、トランジスタ
（82）及び（84）は、トランジスタ（84）のゲートのバ
イアス電圧を発生するバイアス・カレント・ループを構
成している。これらのトランジスタ（72）、（74）、
（82）及び（84）から成るバイアス・カレント・ループ
は、２つの安定状態を有し、そのうちの１つの状態は、
電流０の第１安定状態である。このバイアス・ループが
この第１安定状態になるのを防ぐ為に、高抵抗素子とし
て作用するダイオード接続されたトランジスタ（70）が
トランジスタ（72）のドレインに接続されている。この
ようにして、このバイアス・カレント・ループには常に
微小な電流が流れるので、第２安定状態に常に維持され
る。バイアス増幅器（56）の出力は、トランジスタ（7
2）のドレインに発生する。

従って、CMOS比較器のバイアス電圧発生器は、コモン・
モード基準電圧を受けるダミー比較器（52）と、CMOSイ
ンバータ（58）に接続されたバイアス増幅器（56）を有
し、CMOS比較器のバイアス電圧を発生する。これにより
発生したバイアス電圧は、実際のCMOS比較器のバイアス
電圧入力端を駆動するのに用いられ、実際のCMOS比較器
のコモン・モード出力電圧は、次のCMOS段の閾値電圧に
常に一致している。

以上本発明の好適実施例について説明したが、本発明は
ここに説明した実施例のみに限定されるものではなく、
本発明の要旨を逸脱することなく必要に応じて種々の変
形及び変更を実施し得ることは当業者には明らかであ
る。例えば、ダミー比較器（52）及びバイアス増幅器
（56）は、従来のCMOS技術で設計されたどのような回路
でも良い。更に、インバータ（58）も他の回路設計で実
現し得る。即ち、次段の回路の閾値入力電圧に対応する
閾値基準電圧を発生する回路は、次段の回路構成に応じ
て他の回路に置換し得る。

［発明の効果］ 本発明のバイアス電圧発生器は、実際のCMOS比較器のコ
モン・モード基準電圧を、相互接続した１対の入力端に
供給したダミー比較器と、CMOS比較器に駆動される次段
回路の閾値入力電圧に追従するシミュレーション電圧
（閾値基準電圧）とダミー比較器の出力とを差動入力と
して受け、出力端をダミー比較器のバイアス入力端に接
続したバイアス増幅器とで構成したことにより、実際の
CMOS比較器が駆動する次段回路の閾値入力電圧の変動に
追従するシミュレーション電圧とダミー比較器の出力を
実質的に等しく維持するバイアス電圧を発生し得るの
で、実際のCMOS比較器に常に最適のバイアス電圧を供給
出来る。

【図面の簡単な説明】

第１図は、本発明のバイアス電圧発生器の一実施例のブ
ロック図、第２図は、第１図の装置の詳細な構成を示す
回路図、第３図は、従来のCMOS比較器の一例の回路図、
第４図及び第５図は、従来のバイアス電圧発生器の例を
示す回路図、第６図は、従来のCMOS比較器の他の例を示
す回路図である。 （50）：コモン・モード基準電圧入力端 （52）：ダミー比較器 （56）：バイアス増幅器 （58）：シミュレーション電圧発生回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】CMOS比較器の駆動電流を制御するトランジ
   スタのゲートに供給するバイアス電圧を発生するバイア
   ス電圧発生器であって、 相互接続した１対の入力端に所定の基準電圧を受けると
   共に、出力端及びバイアス電圧入力端を有し、上記CMOS
   比較器に特性が整合したダミー比較器と、 該ダミー比較器の上記出力端が非反転入力端に接続さ
   れ、上記ダミー比較器の上記バイアス電圧入力端に出力
   端が接続されたバイアス増幅器と 該バイアス増幅器の反転入力端に接続され、上記CMOS比
   較器の出力端に接続される回路の入力閾値電圧のシミュ
   レーション電圧を発生するシミュレーション電圧発生回
   路とを具え、 上記バイアス増幅器の上記出力端から上記CMOS比較器の
   上記バイアス電圧を得ることを特徴とするバイアス電圧
   発生器。