SU1003361A2 - Устройство дл селективного контрол телеметрических параметров стационарных и подвижных объектов - Google Patents

Устройство дл селективного контрол телеметрических параметров стационарных и подвижных объектов Download PDF

Info

Publication number
SU1003361A2
SU1003361A2 SU813331314A SU3331314A SU1003361A2 SU 1003361 A2 SU1003361 A2 SU 1003361A2 SU 813331314 A SU813331314 A SU 813331314A SU 3331314 A SU3331314 A SU 3331314A SU 1003361 A2 SU1003361 A2 SU 1003361A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
switch
block
parameters
Prior art date
Application number
SU813331314A
Other languages
English (en)
Inventor
Георгий Максимович Купфер
Николай Иванович Колобовников
Борис Трофимович Сигаев
Владислав Михайлович Шилов
Вадим Николаевич Школьный
Original Assignee
Предприятие П/Я Г-4805
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4805 filed Critical Предприятие П/Я Г-4805
Priority to SU813331314A priority Critical patent/SU1003361A2/ru
Application granted granted Critical
Publication of SU1003361A2 publication Critical patent/SU1003361A2/ru

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Description

Изобретение относитс  к радиоте.хнике и можег быть исп1) дл  контрол  теле метрических параметров объектов. По основному авт. св. N 708520 известгю устройство дли селективного контрол  телемет рически.ч параметров станнонарны.х и подвижных объектов, содержащее коммутатор, выход которого подключен к первс му входу блока сравнени  и первому вх(1ду блока регистрации сообщений, второй вход которого соединен с выходом Разрешение блока сравнени , второй вход которого соединен с первым выходом блока пам ти, второй выход ко торого подключен к третьему входу блока регистрации сообшений, четвертый вход которого соединен с выходо.м датчика времени, третий выход блока пам ти подключен к входу коммутатора , а также дополнительный коммутатор блок пам ти кодов адресов параметров, дешифратор и переключатель, при этом выход Обработка блока сравнени  подключен к входу переключател  и первому дешифратора , второй вход которого соединен с вторым выходом блока па.м ти, выход дешнфратора и выход переключател  подклк1чены к первому и второму входам блока пам ти кодов адресов, первый выход которого подключен к п тому входу блока регистрации со общений, 1иестой вход которого соединен с выходом дополнительного коммутатора, вход которого соединен с вторым выходом блока пам ти кодов адресов параметров 1, Однако известное устройство обладает невысокой достоверностью контрол  за счет знатаельной веро тности регистрации им ложных событий ввиду ограничени  темпа регистрации событий только инерционными свойствами самого устройства. Наличие всевозможных помех на входах устройства, которые могут быть зарегистрированы HW как существенные изменени  состо ни  контролируемого объекта, может привести во-первых, к неправильному распознаванию состо ни  контролируемого объекта, а значит и к неправильному решению по управлению, во-вторых, к чрезмерной загрузке линии св зи или в случае буферного накопител  к переполнению его емкости бесполезной информацией и потере полезной. Цель изобретени  - повышение достоверности контрол  путем введени  временных задержек, соответствующих максимальным скорост м изменени  параметров-событий, определенным в процессе испытаний объекта контрол  перед эксплуатацией. Указанна  цель достигаетс  тем, что в устройство дл . селективного контрол  телеметри ческих параметров стационарных и подвижных объектов, содержащее коммутатор, выход которого подключен к первому входу блока регистрации сообщений, второй вход которого соединен с выходом Разрешение блока сравнени ,,второй вход которого соединен с первым выходом блока пам ти, вто рой вых,од которого подключен к третьему входу блока регистрации сообщений, четвертыи вход которого соединен с выходом датчи ка времени, третий выход блока пам ти подключен к входу коммутатора, а также дополнительный коммутатор, блок пам ти кодов адресов параметров, дешифратор и переключатель , при этом выход Обработка блок сравнени  подключен к входу переключател  и первому входу дешифратора, второй вход которого соединен с вторым выходом блока пам ти, выход дешифратора и выход переклю чатеп  подключены к первому и второму входам блока пам ти кодов адресов, первый. выход которого подключен к п тому входу блока регистрации сообщений, щестой вход которого соединен с выходом дополнительного коммутатора, вход которого соединен с вторым выходом блока пам ти кодов адресов параметров, между выходами Обработка и Разрешение блока сравнени  и входами дешифратора и переключател  и вторым входом блока регистрации сообщений включена цепь из последовательно соединенных элемента И, третьего коммутатора, блока последователь но-параллельных регистров, блока элементов И и элемента ИЛИ. На чертеже представлена структурна  электрическа  схема устройства дл  селективного контрол . Устройство содержит KOMMytaTop 1 (датчиков событий), блок 2 пам ти (программ опроса датчиков событий и их контрольных уровней), блок 3 сравнени , датчик 4 времени , блок 5 регистрации сообщений, дополните ный коммутатор 6 (датчиков сопутствующих параметров), блок 7 пам ти кодов адресов параметров, дешифратор 8, переключатель 9, элемент И 10, входы которого св заны с вы ходами Разрешение и Обработка блока 3 сравнени , третий коммутатор И, вход кото рого св зан с выходом элемента И 10, а N выходов коммутатора 11 (по количеству телеметрируемых датчиков событий) св заны с последовательными входами блока 12 последовательно-параллельных регистров, параллельные выходы которых через блок 13 элементов И и элемент ИЛИ 14 св заны с первым входом дешифратора 8,-входом переклю чател  9 и вторым входом блока 5 регистрации сообщений. Устройство работает следующим образом. Из блока 2 пам ти на коммутаторы 1 и 11 поступает последовательность адресов опращиваемых датчиков событий. Величины их параметров с выхода коммутатора 1 одновременно с соответствующими им контрольными уровн ми, поступающими из блока 2 пам ти, поступают на входы блока 3 сравреии . При по влении событи , т.е. факта перехода ка- f ким-либо параметром соответствующего ему контрольного уровн , блоком 3 сравнени  одновременно формируютс  сигналы Разрёщение и Обработка, поступающие в элемент И 10, на выходе которого формируетс  их обобщенный сигнал. Далее обобщенный Сигнал Разрешение - Обработка через открытый в данный момент канальный элемент коммутатора 11, переключаемого сиН хронно с коммутатором 1, записываетс  в первую  чейку подключенного к его входу блока 1-2 последовательно-параллельных регастров . При этом на первом параллельном выходе блока 12, подключенном к одному из входов элемента И блока 13, по вл етс  сигнал, свидетельствующий о заполнении первой  чейки регистра блока 12. С каждым последзтощим циклом опроса, если данный датчик не вернулс  в свое исходное (нормальное) .состо ние, обобщенный сигнал Разрешение - Обработка, записанный в первую  чейку регистра блока 12, будет продвигатьс  последующими аналогичными сигналами в свободные  чейки. Число  чеек последовательно-параллельного регистра блока 12, подключенных к элементу И блока 13, зависит от задаваемого минимального времени нахождени  контролируемого параметра в состо нии Не норма. По заполнении всех  чеек регистра блока 12 на выходе элемента И блока 13 формируетс  сигнал, по которому дешифратор 8 дешифрирует поступающий с блока 2 пам ти адрес анализируемого параметра, переключатель 9 выдает сигнал на блок 7 пам ти кодов адресов параметров, который орган зует на коммутаторе 6 подпрограмму вы- бора сопутствующих параметров. По этому же сигаалу с элемента И блока 13 блок 5 регистрации сообщений переходит в режим формировани  сообщени , в котором в него
записываетс  адрес датчика событий, коды адресов и значени  сопутствующих параметров и код времени из датчика 4 времени.
Превышение контрольного уровн  по какому-либо из входов коммутатора 1 на врем , меньшее заданного, не будет зарегистртровано , так как за это врем  не все  чейки . соотвегствутцего воследовательно-параллельного регистр блока 12 успевают заполшгтьс  и на вь1ходе элемента И блока 13 не . будет сформ рс ан задержанный обобщенный снгнал Разрешение - Обработка, тл. такой сигнал .будет признан устройством не- достове1 сым.
Таким образом, путем задани , на.основанни априорных данных, интервалов, заде1И1сек прохождени  сигнала Разрешение - Ч)брабртка будут нсключены из регистращш ложные, случайные .снгналы, Которые могут присутствовать на входах устройства.

Claims (1)

1. Авторское свидетельство СССР И 708520, кл. Н 04 В,3/46, 1978 (прототип).
SU813331314A 1981-08-27 1981-08-27 Устройство дл селективного контрол телеметрических параметров стационарных и подвижных объектов SU1003361A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813331314A SU1003361A2 (ru) 1981-08-27 1981-08-27 Устройство дл селективного контрол телеметрических параметров стационарных и подвижных объектов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813331314A SU1003361A2 (ru) 1981-08-27 1981-08-27 Устройство дл селективного контрол телеметрических параметров стационарных и подвижных объектов

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU708520 Addition

Publications (1)

Publication Number Publication Date
SU1003361A2 true SU1003361A2 (ru) 1983-03-07

Family

ID=20974340

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813331314A SU1003361A2 (ru) 1981-08-27 1981-08-27 Устройство дл селективного контрол телеметрических параметров стационарных и подвижных объектов

Country Status (1)

Country Link
SU (1) SU1003361A2 (ru)

Similar Documents

Publication Publication Date Title
CA2163777A1 (en) Process for obtaining a signal indicating a synchronization error between a pseudo-random signal sequence from a transmitter and a reference pseudo-random signal sequence from a receiver
GB2045489A (en) Logic circuit
JPH07112192B2 (ja) フレーム識別パターン認識方法及び装置
EP0333942A1 (en) Monitoring of digital transmission systems
US4531210A (en) Digital span reframing circuit
US4246569A (en) Digital recognition circuits
US5072448A (en) Quasi-random digital sequence detector
US7633975B2 (en) Synchronization circuitry writing test data in a shift register in a short time period
FI67642B (fi) Kopplingsanordning foer avprovning av teckenelement pao godtyckligt faststaellbara staellen saerskilt foer korrigering av fjaerrskrivningstecken
SU409394A1 (ru) Устройство проверки тракта системы связи с импульсно-кодовой модуляцией
SU1485313A1 (ru) Устройство для контроля блоков памяти
SU1084774A1 (ru) Устройство дл сопр жени электронной вычислительной машины с дискретными датчиками
SU1166120A1 (ru) Устройство дл контрол цифровых узлов
SU563697A1 (ru) Устройство дл контрол посто нных запоминающих устройств
SU561956A1 (ru) Устройство дл ввода радиотехнической информации
SU1287213A1 (ru) Устройство дл регистрации параметров машин
SU843309A1 (ru) Устройство дл выбора и идентификацииизМЕРиТЕльНыХ КАНАлОВ
SU888123A1 (ru) Устройство дл контрол цифровых объектов
SU1049983A1 (ru) Устройство дл контрол блоков посто нной пам ти
SU886059A1 (ru) Устройство дл контрол блоков посто нной пам ти
SU1603439A1 (ru) Устройство дл контрол кодовых жгутов посто нных запоминающих устройств
SU1023398A1 (ru) Устройство дл контрол блоков пам ти
SU1233156A2 (ru) Устройство дл контрол цифровых блоков
JPS6220046A (ja) 記憶素子
SU813432A1 (ru) Устройство дл контрол микро-пРОгРАММНОгО ABTOMATA