SU1109684A1 - Устройство дл контрол сопротивлени изол ции - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СОПРОТИВЛЕНИЯ ИЗОЛЯЦИИ, содержащее источник испытательного напр жени , соединенный первым выводом с общей шиной устройства, вторым выводом с первой клеммой дл  подключени  объекта контрол , с первым вьшодом первого конденсатора, первым выводом первого резистора, соединенного вторык вьшодом через второй резистор с общей шиной устройства, непосредственно с. первым входом нуль-органа, второй вход которого соединен через третий резистор с общей шиной устройства, через первый диод с выходом усилител , первый вход которого соединен через четвертый резистор с второй клеммой дл  подключени  объекта контрол , а непосредственно с вторым вьшодом первого конденсатора и через последовательно соединенные второй диод и п тый резистор - с первым вьшодом третьего диода, соединенного выводом через источник опорного напр жени  с общей шиной устройства , перва  выходна  клемма которого соединена с пр мым выходом первого D-триггера R-вход которого соединен с входной клеммой устройства, выход srti ; i; : . Us iiij- n - .. : %:Чс1|1«)ТШй задатчика времени запуска соединен а первьм входом первого элемента И, соединенного вторым входом с выходом первого формировател  импульсов,выходом - с С-входом второго Г-триггера, третий)Триггер, генератор импульсов , отличающеес  тем, что с целью повьш1ени  точности контрол , S устройство введены второй конденсатор, ключ, второй, третий четвертый, п тый и шестой элементы И, задатчик начального кода, реверсивный счетчик, дешифратор, первый, второй третий и четвертый элементы ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ КШ, второй формиро ватель импульсов, четвертый ,-триггер, причем выход второго формировател  W импульсов соединен с первым входом второго элемента И, первыйвыход га-, нератора импульсов соединен с анодом третьего диода, с входом первого формировател  импульсов, с первым входом третьего элемента И, с первы«( входом четвертого элемента И, второй вход которого соединен с выхосо а дом нуль-органа, с вторым входом третьего элемента И и I) -входом четвертого .D.-триггера, R -вход которого 00 4 соединен с R-входом третьего D-тригг гера, старт-стоповым входом генератора импульсов, пр мым выходом второго ф-триггера,V-входом реверсивного счетчика, С-вход четвертого D-триггера соединен с вычитаюпщм входом счет чика и выходом четвертого элемента И, третий вход которого соединен с вторым выходом генератора импульсов и с третьим входом третьего элемента И, четвертый вход которого соединен с пр мым выходом третьегоD-триггера, выход - с суммирующим входом ревер-

Description

сивного счетчика, информационные входы которого соединены с соответствующими выходами задатчика начального кода,R -вход соединен с общей шиной устройства, пр мые выходы соединены с соответствующими входами дешифратора , выход младшего разр да дешифратора соединен с первым входом п того элемента И, группа старших выходов с соответствующими входами первого элемента ИЛИ, выход которого соединен с первым входом второго элемента ИЛИ и с вторым входом п того элемента И, соединенного выходом с вторым входом второго элемента ИЛИ,выход которого соединен с первым входом шестого элемен та И,соединенного вторым входом с пр мым выходом четвертого Т) -триггера и с первы входом третьего элемента ИЛИ,выходом ХЬвходом первого D-триггера, С -вход которого соединен с выходом элемента ИСКПЮЧАКЩЕЕ ИЛИ и с входом второго формировател  импульсов, выход которого соединен с второй выходной клеммой устройства и с первым входом. 11 84 |Вьгход второго элемента И соединен с R-ВХОДОМ второго 33-триггера, второй вход - с D -входом второго)-триггера и с первым входом первого элемента И, второй вход которого соединен с С-входом третьего)-триггера, с пер (вьы входом четвертого элемента ИЛИ и с вторым входом третьего элемента ИЛИ, вь1ход четвертого элемента ИЛИ соединен С Первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом третьего элемента ИЛИ, второй вход четвертого элемента ИЛИ соединен сD -входом третьего -триггера пр мой выход которого соединен с четвертым входом третьего элемента И, а инверсный выход соединен cD -входом третьегоD-триггера, с четвертым четвертого элемента И и с управл ющим входом ключа, первый вьшод которого соединен через второй конденсатор с первой выходной клеммой устройства, второй вьгоод - с вторьм вьшодом первого конденсатора и , входом усилител .

Изобретение относитс  к контрольно-измерительной технике и может быть использовано дл  контрол  сниже« ни  сопротивлени  изол ции относительно допустимой нормы. .

Известно устройство дл  контрол  сопротивлени  изол ции, содержащее усилитель, нуль-орган и источник испытательного напр жени 

Недостатком известного устройства  вл етс  низка  достоверность контрол , обусловленна  недостаточной помехозащищенностью

Наиболее близким техническим решением к предлагаемому  вл етс  устройство дл  контрол  сопротивлени  изол ции, содержащее источник испытательного напр жени , соединенный первым выводом с общей шиной устройства, вторым выводом с первой клеммой дл  подключени  объекта контрол , с первым выводом первого конденсатора, первым вьтодом первого резистора, соединенного вторым выводом через второй резистор с общей шиной устройства , неп9средственно с первым входом

нуль-органа, второй вход которого соединен через третий резистор с общей щиной устройства, через первый диод с выходом усилител , первый вход которого соединен через четвертый резистор с второй клеммой дл  подключени  объекта контрол , а непосредственно с вторым выводом первого конденсатора и через последовательно соединенные второй диод и п тый резистор с первым выводом третьего диода , соединенного вторым вьтодом через источник опорного напр жени  с общей шиной устройства, перва  выходна  клемма которого соединена с пр мым выходом первого D-триггера,Р-вход которого соединен с входной клеммой устройства, выход задатчика времени запуска соединен с первым входом первого элемента И, соединенного вторым входом с выходом первого формировател  импульсов, выходом- с С-входом второго D-триггера, третий) -три:- гер, генератор импульсов 2,

Недостатком известного устройства  вл етс  низка  точность контрол . обусловленна  тем, что на результат контрол  вли ет разброс величины сум марной паразитной емкости контролиру емых цепей, линий св зи и коммутатора . Указанный недостаток не позвол ет контролировать с заданной погрешностью крупногабаритные издели  с разви той разнодлинной кабельной сетью, а также объекты, удаленные на различны рассто ни  и подключаемые.через различные коммутаторы к устройству конт рол . Цель изобретени  - повьшгение точности устройства. Поставленна  цель достигаетс  тем, что в устройство дл  контрол  -. сопротивлени  изол ции, содержащее источник испытательного напр жени , соединенный первьм .вьшодом с общей шиной устройства, вторым выводом с первой клеммой дл  подключени  объек та контрол , с первым выводом первого конденсатора, первым выводом первого резистора, соединенного вторым вьшодом через второй резистор с обще шиной устройства, непосредственно с первым вхЬдом нуль-органа, второй вход которого соединен через третий резистор с общей шиной устройства, через первый диод с выходом усилител первый вход которого соединен через четвертый резистор с второй клеммой дл  подключени  объекта контрол , а непосредственно с вторым выводом первого конденсатора и через последовательно соединенные второй диод и п тый резистор - с первым вьшодом третьего диода, соединенного вторым выводом через источник опорного напр жени  с общей шиной устройства перва  выходна  клемма которого соединена с пр мым выходом первого D-триггера, Р-вход :. которого соедииен с входной клеммой устройства, вь 45 РЗ ход задатчика времени запуска соединен с первым входом первого элемента И, соединенного вторым входом с выходом первого формировател  импульсов , выходом с С-входом второго Р-триггера, третий)-триггер, генератор импульсов, введены второй конденсатор , ключ, второй, третий, четвертый , п тый и шестой элементы И, задатчик начального кода, реверсивный счетчик, дешифратор, первый, второй, третий и четвертый элементы ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, второй формирователь импульсов, четвертый

соответствующими входами первого элемента ИЛИ, выход которого соединен с первым входом второго элемента ИЛИ и с вторым входом п того элемента И, 40 соединенного выходом с вторым входом второго элемента ИЛИ, выход которого соединен с первым входом шестого элемента И, соединенното вторым входом с пр мым выходом четвертого.D-тригге- 1 -триггер, причем выход второго формировател  импульсов соединен с первым входом второго элемента И, первый выход генератора импульсов соединен с анодом третьего диода, с входом первого формировател  импульсов, с первым входом третьего элемента И, с первым входом четвертого элемента И, второйВХОД которого соединен с выходом нуль-органа, с вторым входом третьего элемента И и Р-входом чет- вертого)-триггера, R-вход которого соединен сР-входом третьегоD-триггера , старт-стоповым входом генератора импульсов, пр мым выходом второго D-триггера, У -входом реверсивного счетчика, С-входом четвертого В-триггера соединен с вычитающим входом реверсивного счетчика и выходом четвертого элемента И, третий вход которого соединен с вторым выходом генератора импульсов и с третьим входом третьего элемента И, четвертый вход которого соединен с пр мым выходом третьего I -триггера, выход с суммирующим входом реверсивного . : счетчика, информационные входы которого соединены с соответствующими выходами задатчика начального кода, R-вход соединен с общей шиной устройства , пр мые выходы соединены с соответствующими входами дешифратора, выход младшего разр да дешифратора соединен с первым входом п того элемента И, группа старших выходов - с и с первым входом третьего элемента ИЛИ, выходом - с р -входом первого D-триггера, С-вход которого соединен с выходом элемента ИСКЛЮЧАКЩЕЕ ИЛИ и с входом второго формировател  импульсов, выход которого соединен с второй выходной клеммой устройства и с первым входом, выход второго элемента И соединен с -входом второго Ф-триггера, второй вход - ciD-BXoдом второго В-триггера и с первым входом первого элемента И, второй вход которого соединен с С-входом третьего)-триггера, с первым входом четвертого элемента ИЛИ и с вторым входом третьего элемента ИЛИ, выход четвертого элемента ИЖ соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом третьего элемента ИЛИ, вто рой вход четвертого элемента ИЛИ соединен сD-входом третьего,)-триггера , пр мой выход которого соединен с четвертым входом третьего элемента И, а инверсный выход соединен с 1)-входрм третьего 3)-триггера, с четвертым входом четвертого элемента И и с управл ющим входом ключа, первьм вывод которого соединен через второй конденсатор с первой вьпсодной клеммой устройства, второй вывод со вторым выводом первого конденсато ра и входом усилител , На чертеже приведена принципиальна  схема устройства. Устройство дл  контрол  сопротивлени  изол ции объекта 1 контрол  со держит задатчик 2 времени запуска, {четвертый резистор 3, первый элемент И 4, второй элемент И 5, первый конденсатор 6, втордй конденсатор 7, ключ 8, первый .резистор 9, второй диод 10, генератор 11 импульсов, второй 1) -триггер 12, источник 13 ис пытательного напр жени , второй резистор 14, п тый резистор 15, источник 16 опорного напр жени , третий диод 17, первый формирователь 18 импульсов , усилитель 19, первый диод 20, третий резистор 21, нуль-орган 2 третий Г-триггер 23, четвертый элемент ШШ 24, третий элемент РШИ 25, третий элемент И 26, четвертый элемент И 27, четвертый)-триггер 28, элемент ИСКЛЮЧАЮЩЕЕ ШЩ 29, задатчик 30 начального кода, реверсивный счет чик 31, дешифратор 32, шестой элемен И 33, первый Р-триггер 34, второй формирователь 35 импульсов, п тый элемент И 36, первый элемент ИЛИ 37, второй элемент ИЛИ 38. Первым выводом источник 13 испытательного напр жени  соединен с общей шиной устройства, вторым выводом с первой клеммой дл  подключени  объекта 1 контрол , с первым выводом первого конденсатора 6,первым выводом первого резистора 9, соединенного вторым выводом через второй резистор 14 с общей шиной устройства, непосредственно с первым входом нульоргана 22, второй вход которого соединен через третий резистор 21 с общей шиной устройства, первый диод 20 с выходом усилител  19, первый вход которого соединен через четвертый резистор 3 с второй клеммой дл  подключени  объекта 1 контрол , а непосредственно с вторЕ)1М выводом первого конденсатора 6 и через последовательно соединенные второй диод 10 и п тый резистор 15 - с первым выводом третьего диода 17, соединенного вторым выводом через источник опорного напр жени  с общей шиной устройства , перва  выходна  клемма которого соединена с пр мым выходом первого D -триггера 34, R-вход которого соединен с входной клеммой устройства, выход задатчика 2 времени запуска соединен с первым входом первого элемента И 4, соединенного вторым входом с выходом первого формировател  18 импульсов, выходом - с С-входом второгоD-триггера 12, первый выход второго формировател  35 импульсов соединен с первьм входом второго элемента И 5, первый выход генератора 11 импульсов соединен с анодом третьего диода 17, с входом первого формировател  18 импульсов, с первым входом третьего элемента Е 26, с первым входом четвертого Элемента И 27,. второй вход которого соединен с выходом нуль-органа 22, с вторым входом третьего элемента И 26 и В-входом четвертого Г-триггера 28, R-вход которого соединен с R -входом третьегоD-триггера 23, стартстоповым входом генератора 11 импульсов , пр мым выходом второго D-тригЕера 12,V-входом реверсивного счетчика,С -вход четвертого D-триггера 28 соединен с вычитающим входом реверсивного счетчика 31 и выходом четвертого элемента И 27, третий вход которого соединен с вторым выходом генератора 11 импульсов и с третьим входом элемента И 26, четвертый вход которого соединен с пр мым выходом третьего )-триггера 23, выход - с суммирзпощим входом ре версивного счетчика 31, информационные входы которого соединены с соответствующими выходами задатчика 30 начального кода, R-вход соединен с общей шиной устройства, пр мые вы ходы соединены с соответствующими входами дешифратора 32, выход младшего разр да дешифратора 32 соединен с первым входом п того элемента И 36 группа старших выходов--с соответст вующими входами первого элемента ИЛИ 37, выход которого соединен с первым входом второго элемента ИЛИ 38 и с вторым входом п того элемента И 36, соединенного выходом с вторым входом второго элемента ИЛИ 38, выход которого соединен с первым входом шестого элемента И 33, соединенного вторым входом с пр мым выходом четвертогоD-триггера и с первым входом третьего элемента ИЛИ 25, выг ходом - с Б-входом первого D-триггера 34,С -вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЖ 29 к с входом второго формировател  импульсов 35, выход которого соединен с второй выходной клеммой устрой ства и с первым входом, выход второго элемента И 5 соединен с Р-входом второго 1 -триггера 12, второй вход с D-входом второго Б-триггера 12 и с первым входом первого элемента И 4, второй вход которого соединен с С-входом третьегоD-триггера 23, с первым входом четвертого элемента ИЛИ 24 и с вторым входом третьего элемента 25 ИЛИ, выход четвертого элемента ИЛИ 24 соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 29, второй вход которого соединен с выхо дом третьего элемента ИЛИ 25, второй вход четвертого элемента ИЛИ 24 соединен с D-входом третьего)-триггера 23, пр мой выход которого соединен с четвертым входом третьего элемента И 26, а инверсный выход соединен с1 -входом третьего)-триггера 23, с четвертым входом четвертого элемента И 27 и с управл ющим входом ключа 8, первый вьшод которого соединен через второй конденсатор 7 с первой выходной клеммой устройства , второй вьгоод - с вторым выводом первого конденсатора 6 и входом усител  19. Устройство работает следующим образом. Задатчик 2 вырабатывает импульс запуска, длительность которого определ етс  программой и услови ми работы: при низком уровне помех производитс  цикл однократного контрол  и импульс снимаетс  после по влени  им пульса окончани  контрол  на выходе формировател  35 и считывани  резуль тата контрол  с пр мого выхода триггера 34. При высоком уровне помех пр производитс  многократный контроль дл  усреднени  результата и импульс запуска снимаетс  после прохождени  требуемого количества циклов контрол . Выход формировател  18 находитс  в состо нии логической 1 при отсутствии отрицательного перепада на его входе, что разрешает прохождение импульсов . запуска через элемент И 4 на тактовый вход триггера 12, Выход формировател  35 находитс  в состо нии логической 1 при отсутствии положительного перепада на его входе, поэтому элемент И 5 разрешает прохождение уровн  логической 1 во врем  действи  импульса запуска на R-вход триггера 12, разрешающего его работу, йбота устройства начинаетс  с по влением на выходе задатчика 2 по- ложительного импульса запуска, который поступает на)-вход триггера 12, на один из входов элемента И 5 и через элемент И 4 на С-вход триггера 12, устанавлива  его в состо ние логической 1. ; Уровень логической 1 на пр мом выходе триггера 12 вызьшает переход реверсивного счетчика 31 по ходу в режим хранени  начального кода от задатчика 30 и режим счета, по суммирую щему и вычитающему входам, одновременно этот 5фовень разрешает работу триггеров 23 и 28 и запускает в непрерывный режим работы генератор 11. Цикл контрол  начинаетс  с по влением положительного импульса измерительной последовательности на первом выходе генератора 11, на первом выходе которого синхронно по вл етс  последовательность высокочастотных импульсов. Импульс измерительной последовательности от генератора 11 запирает диод 10 и предварительно зар женные от источника 13 конденсаторы 6 и 7 начинают разр жатьс  на контролируемое сопротивление изол ции () объекта 1 контрол . Ключ 8 в первом такте (первом периоде Т частоты последовательности измерительных им пульсов ) замкнут за счет наличи  на его управл ющем входе логической 1 с инверсного выхода триггера 23. При этом потенциал входа усилител  19 по абсолютной величине растет относительно общей точки, напр жение с выхода усилител  19 подаетс  на сигнальный вход нуль-органа 22. Напр жение на сигнальном входе нуль-органа 22 сравниваетс  с опорным, которое снимаетс  с резистивного делител  на 1 резисторах 9 и 14 и подключено к опорному входу нуль-органа. Элементы И 26 и 27 образуют клапаны, которые пропускают высокочастотные импульсы от генератора 11 на счетные входы счетчика 31 при наличии на их входах логической триггера 23 такта, собственно высокочастотных импульсов от генератора 11, логической 1 с выхода нуль-органа 22 и наличии логической 1, соответствующей положи тельному импульсу измерительной последовательности . Таким образом, в первом такте при сопротивлении изол ци ниже нормы срабатывает нуль-орган 22 и на счетньй вычитающий вход поступают импульсы высокочастотной последовательности , количество которых пропор ционально времени R. 1 f HslVc cJen t t (Я где -t, длительность положительног из°мерительного импульса, кратна  периоду частоты промьшшенной сети -дл  обес печени  помехоустойчивости сопротивление объекта 1 контрол ; емкость конденсаторов 6 и 1 7 соответственно; сопротивление резисторов 9 р 3 и 14, соответственно; суммарньЕй разброс емкосте контролируемых цепей, лини св зи и коммутатора. После окончани  первого измерительного импульса, его задним фронтом запускаетс  формирователь 18 окончани  первого такта контрол , вь рабатывающий отрицательный импульс, по заднему фронту которого, триггер 23 (включенный в режим счетного триггера) переходит в состо ние логи ческой 1. Отрицательный импульс с выхода формировател  18 не поступает на вход формировател  35 через элементы ИЛИ 24 и 25 и ИСКЛЮЧАЮЩЕЕ ШШ 29, так как в первом такте элемент ИЛИ 24 запрещает его прохождение за счет наличи  логической 1 на одном из входов элемента РШИ 24, поступающего с инверсного выхода триггера 23, а элемент ИЖ 25 запрещает прохождение за счет наличи  логической на одном из его входов, поступающей , с пр мо го выхода триггера 28. Уровень логической 1 на выходе триггера 28 образуетс  за счет по в410 уровн  логической 1 на его J)-входе при срабатывании нуль-органа 22 и записи этого уровн  в триггер 28 первым положительным перепадом импульса высокочастотной последовательности на выходе элемента И 27. Дпительность импульса (Ьф-,) на выходе формировател  18 мала по сравнению с паузой между положительными импульсами измерительной последова- . .тельности. Пауза может быть выбрана равной 0,5Т. (Т -период импульсов измерительной последовательности генератора 11). В течение времени 0,5 Т - t(|,, происходит размыкание ключа и восстановление зар да на конденсаторе 6. Первое обусловлено по влением уровн  логического О на инверсном выходе триггера 23 при его срабатывании по заднему фронту импульса на выходе формировател  18, второе обусловлено наличием уровн  логического О в паузе между измерительными импульсами на выходе последовательности измерительных импульсов генератора 11. Второй такт контрол  начинаетс  , при по влении второго измерительного импульса на выходе генератора 11. Происходит процесс, аналогичный первому такту, кроме того, что на объект 1 контрол  разр жаетс  только конденсатор 6 и импульсы высокочастотной последовательности в этом случае поступают через элемент И 26 на счетный суммирующий вход счетчика 31. Количество этих импульсов пропорционально времени. ,t.4-R. , ( с +С 1 in - MsVS f Во втором такте отрицательньй импульс с выхода формировател  18 проходит на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 29 через элемент ИЛИ 24, так. как на другом входе элемента ИЛИ 24 установлен уровень логического О, поступающего с инверсного выхода триггера 23. Триггер 28 также устанавливаетс  в состо ние логической 1, котора  поступа  на вход элемента ИЛИ 25, запрещает прохождение через элемент ЛИ 25 отрицательного импульса с ыхода формировател  18 и поддержиает на другом входе элемента ИСКЮЧАЩЕЕ ИЛИ 29 уровень логической 1. При этом элемент 29 формирует оложительный импульс, который поступает на С-вход триггера 34, записывающего по переднему фронту этого импульса.результат контрол  (логический О - норма, логическа  1 ненорма), поступающий с выхода эле мента HItti 38. Результат контрол  фор мируетс  следующим образом. За два такта контрол  в счетчике 31 устанавливаетс  число, пропорциональное времени |-f-to t-2- f o-RM}C2 , (3) где to С- - врем , эквивалентное началь ному коду в счетчике 31; заданна  норма сопротивлени  изол ции, не завис ща  от разброса суммарной пара- зитной емкости . Двоичное число, пропорциональное величине (3), дешифрируетс  дешифратором 32, Если сопротивление изол ции объек та 1 контрол  точно равно норме или его значение находитс  в доверительном интервале, соответствующем требуемой погрешности, то на выходе элемента ИЛИ 38 - логический О, та как на выходах дешифратора 32,, соответствующих числам, равным верхней границе доверительного интервала или более, присутствует уровень логичес- кого О, которьш запрещает изменени состо ни  выхода элемента И 36, поддержива  логический О на обоих входах и выходе элемента ИЛИ 38. Есл

сопротивление изол ции объекта 1 контрол  меньше нижней границы доверительного интервала, то на выходах дешифратора 32,соответствующих верхней границе доверительного интервала и более,присутствует уровень логической 1,который через элемент ИЛИ 37 устанавливаетс  на входе и выходе элемента ИЛИ 38, Состо ние логической 1 по вьгходу триггера 28 обеспечивает передачу на D-ВХОД триггера 34 информации с выхода элемента ИЛИ 38 через элемент И 33. Если сопротивление изол ции больше нормы на столько, что в первом такте нуль-орган 22 не срабатывает, то устройство сокращает цикл контрол , ограничива сь первым тактом и обеспечивает защиту от выдачи ложной информации о результате контрол  следующим образом.

Если в течение первого такта нульорган 22 не сработал, то не срабаты вает триггер 28, и логический О на

при наличии импульса запуска от задатчика , в противном случае повторный запуск не происходит.

Дл  нормальной работы устройства необходимо, чтобы длительность импульса на выходе формировател  18 превьш1ала длительность импульса на выходе формировател  35.

Параметры измерительной цепи и реS . зистивного делител  на резисторах 9 и 14 выбирают так, чтобы

t-Rn .

йС

-из

иэ

tTrtOtX

глох

R.

|Сп

+ ЙС

()

0

1

max

,,,ди, ЛС -максимально допустимые погрешности контрол  сопротивлени  изол ции значений емкостей С

конденсаторов 6 и 7 соответствени Cj но;

ntncix максимально ожидаемый сумматорный разброс емкостей контролируемых цепей, линий св зи и коммутатора . пр мом выходе триггера 28 поступает на вход элемента И 33, запреща  прохо )тсдение информации с выхода элемента ИЛИ 38 через элемент Pi 33 и под- держива  уровень логического О на выходе элемента И 33 и 1 -входе триггера 34, Логический О с выхода триггера 28 поступает также на вход/ элемента ИЛИ 25, разреша - прохождение отрицательного импульса с выхода формировател  18 через элемент ИЛИ 25 При этом на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЖ 29 формируетс  положительный импульс, который, поступа  на С-вход триггера 34, обеспечивает запись логического О (норма) в триггер 34, одновременно этот импульс запускает формирователь 35, с выходакоторого отрицательный импульс поступает на второй выход устройства, сигнализиру  об окончании контрол , и через элемент И 5 на R -вход триггера 12. По вление отрицательного импульса на R-входе триггера 12 устанавливает его в состо ние логического О, При этом логический О на пр мом выходе триггера 12 поступает на R-вход генератора 11, останавлива  его работу, поступает на V-вход счетчика 31, разреша  ввод начального кода от задатчика 30, поступает на R-входы триггеров 23 и 28, подтвержда  нулевое . состо ние этих триггеров. Отрицательньй импульс с выхода формировател  18 своим задним фрон том повторно запускает устройство

13110968414

Таким образом, введение новых эле- исключить вли ние суммарного разброса ментов и дополнительного выхода вы- емкости контролируемых цепей, линий :сокочастотной последовательности им- св зи и коммутатора, что повьшает пульсов в генераторе 11 Позвол ет точность контрол .

&1

26

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СОПРОТИВЛЕНИЯ ИЗОЛЯЦИИ, содержащее источник испытательного напряжения, соединенный первым выводом с общей шиной устройства, вторым выводом с первой клеммой для подключения объекта контроля, с первым выводом первого конденсатора, первым выводом первого резистора, соединенного вторым выводом через второй резистор с общей шиной устройства, непосредственно с. первым входом нуль-органа, второй вход которого соединен через третий резистор с общей шиной устройства, через первый диод с выходом усилителя, первый вход которого соединен через четвертый резистор с второй клеммой для подключения объекта контроля, а непосредственно с вторым выводом первого конденсатора и через последовательно соединенные второй диод и пятый резистор - с первым выводом третьего диода, соединенного выводом через источник опорного напряжения с общей шиной устройства, первая выходная клемма которого соединена с прямым выходом первого D-триггера* R-вход которого соединен с входной клеммой устройства, выход задатчика времени запуска соединен е первым входом первого элемента И, соединенного вторым входом с выходом первого формирователя импульсов,выходом - с С-входом второго D-триггера, третийD-триггер, генератор импуль сов, отличающееся тем, что с целью повышения точности контроля, в устройство введены второй конденсатор, ключ, второй, третий четвертый, пятый и шестой элементы И, задатчик начального кода, реверсивный счетчик, дешифратор, первый, второй третий и четвертый элементы ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, второй формирователь импульсов, четвертыйр.-триггер, причем выход второго формирователя импульсов соединен с первым входом второго элемента И, первый⁴выход генератора импульсов соединен с анодом третьего диода, с входом первого формирователя импульсов, с первым входом третьего элемента И, с первый входом четвертого элемента И, второй вход которого соединен с выхо- дом нуль-органа, с вторым входом ” третьего элемента И и 0 -входом четвертого D-триггера, R -вход которого соединен с R-входом третьегоD-триггера, старт-стоповым входом генератора импульсов, прямым выходом второго D-триггера,V-входом реверсивного счетчика, С-вход четвертого ©“триггера соединен с вычитающим входом счетчика и выходом четвертого элемента И, третий вход которого соединен с вто рым выходом генератора импульсов и с третьим входом третьего элемента И, четвертый вход которого соединен с прямым выходом третьегоD-триггера, выход - с суммирующим входом ревер сивного счетчика, информационные входы которого соединены с соответствующими выходами задатчика начального кода,!? -вход соединен с общей шиной устройства, прямые выходы соединены с соответствующими входами дешифратора, выход младшего разряда дешифратора соединен с первым входом пятого элемента И, группа старших выходов с соответствующими входами первого элемента ИЛИ, выход которого соединен с первым входом второго элемента ИЛИ и с вторым входом пятого элемента И, соединенного выходом с вторым входом второго элемента ИЛИ,выход которого соединен с первым входом шестого элемента И,соединенного вторым входом с прямым выходом четвертого © -триггера и с первым входом третьего элемента ИЛИ,выходом - с ©-входом первого D-триггера, С -вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с входом второго формирователя импульсов, выход которого соединен с второй выходной клеммой устройства и с первым входом. выход второго элемента И соединен с (R-входом второго 7D-триггера, второй вход - с © -входом второго©-триггера и с первым входом первого элемента И, второй вход которого соединен с С-входом третьего ©-триггера, с перовым входом четвертого элемента ИЛИ и с вторым входом третьего элемента ИЛИ, выход четвертого элемента ИЛИ соединен 'С Первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом третьего элемента ИЛИ, второй вход четвертого элемента ИЛИ соединен с©-входом третьего ©-триггераj прямой выход которого соединен с четвертым входом третьего элемента И, а инверсный выход соединен с© -входом третьего ©-триггера, с четвертым входом четвертого элемента И и с управляющим входом ключа, первый вывод которого соединен через второй конденсатор с первой выходной клеммой устройства, второй вывод - с вторым ’ выводом первого конденсатора и . входом усилителя.