SU1487049A2 - Устройство для имитации сбоев и неисправностей цифровой вычислительной машины - Google Patents
Устройство для имитации сбоев и неисправностей цифровой вычислительной машины Download PDFInfo
- Publication number
- SU1487049A2 SU1487049A2 SU874277494A SU4277494A SU1487049A2 SU 1487049 A2 SU1487049 A2 SU 1487049A2 SU 874277494 A SU874277494 A SU 874277494A SU 4277494 A SU4277494 A SU 4277494A SU 1487049 A2 SU1487049 A2 SU 1487049A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- counter
- failures
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
Изобретение относится к вычислительной технике и может быть использовано для проверки и отладки программно-аппаратных средств контроля, диагностики и восстановления работоспособности цифровых вычисли—
Изобретение относится к вычислительной технике, может быть использовано для проверки и отладки программно-аппаратных средств контроля, диагностики и восстановления работоспособности цифровых вычислительных машин (ЦВМ) для имитации различных видов сбоев и неисправностей в заданные моменты времени в процессе их работы и является усовершенствованием изобретения по авт.св.№ 1265779.
Цель изобретения-расширение функциональных возможностей устройства путем формирования различного интервала времени между имитирующими повторяющимися сбоями.
На чертеже представлена структур-ι ная схема устройства.
2
тельных устройств для имитации различных видов сбоев и неисправностей в заданные моменты времени в процессе их работы. Целью изобретения является расширение функциональных возможностей за счет формирования различного интервала времени между имитируемыми повторяющимися сбоями. Эта цель достигается тем, что в устройство, содержащее два регистра адреса, схему сравнения адреса, счетчик тактов, регистр тактов, схему сравнения тактов, два триггера, два элемента И, первый элемент ИЛИ, счетчик и два переключателя, введены регистр интервала, третий триггер, второй элемент ИЛИ, третий переключатель и элемент задержки. 1 ил.
Устройство для имитации сбоев и неисправностей ЦВМ содержит первый и второй регистры 1 и 2 адреса, регистр 3 тактов, схему 4 сравнения адреса, схему 5 сравнения тактов, первый и второй триггеры 6 и 7, первый элемент (ИЛИ. 8, первый элемент И 9, счетчик 10 тактов, счетчик 11, второй элемент И 12, а также второй и первый переключатели 13 и 14 и имеет адресный выход 15 ЦВМ, стробирующий вход 16 устройства, тактовый вход 17 устройства, вход 18 начальной установки и информационный выход 19. Кроме того, устройство включает регистр 20 интервала, третий триггер 21, второй элемент ИЛИ 22, третий переключатель 23 и элемент 24 задержки.
511 ,,,, 1487049
3
1487049
4
Устройство для имитации сбоев и неисправностей ЦВМ работает следующим образом.
Переключатели 14 и 23 замкнуты.
На вход 18 устройства подается сигнал обнуления, устанавливающий в нулевое состояние триггеры 6 и 7, счетчик 11 непосредственно и триггер 21 через второй элемент ИЛИ 22. При этом^д единичный сигнал с инверсного выхода триггера 6 устанавливает в нулевое состояние счетчик 10 тактов, а нулевой сигнал с прямого выхода триггера 6 поступает на второй вход элемента ,5 И 9, на третий вход которого поступает единичный сигнал с инверсного выхода триггера 7. Третий триггер 21 монет быть выполнен, например, на ЛС-триггере и при разомкнутом третьем20 переключателе 23 на его свободный информационный вход подается ”1".
(что характерно, например, для положительной ТТЛ-логики), а при замкнутом - "О". Счетчик 10 тактов может 25 быть выполнен в виде счетчика с предустановкой на серийно выпускаемых ИМС, например 533 ИЕ9. Элемент 24 задержки настроен на половину периода следования тактовых импульсов.
На регистре 1 адреса фиксируются текущие адреса команд и программ, выполняемых ЦВМ, при совпадении .одного из которых с адресом, заданным в регистре 2 адреса, срабатывает схема 4 сравнения, выходной сигнал которой через элемент ИЛИ 8 устанавливает триггер 6 в единичное состояние, при котором на его прямом выходе и, следовательно, на втором входе элемента 9 появляется "1". Сигнал обнуления, поступающий на счетчик 10 с инверсного выхода триггера 6, снимается, и, так как на его входе разрешения счета присутствует разрешающий потенциал, одновременно на входе разрешения предварительной записи - запрещающий.с инверсного выхода триггера 21 (уровень ”1"), счетчик 10 начинает считать импульсы, поступающие на тактовый вход 17 устройства. При совпадении кода, посчитанного на счетчике 10, с кодом задержки, заданным на регистре 3, срабатывает схема 5 сравнения, выгодной сиг'нал с которой, пройдя через элемент И 9, устанавливает триггер 7 в единичное состояние. При этом на его инверсном выходе устанав30
35
40
45
50
55
ливается "0", который поступает на третий вход элемента И 9 и запрещает дальнейшее прохождение сигналов через него. Единичный сигнал с прямого выхода триггера 7 поступает на выход устройства, что соответствует началу появления сигнала ошибки. Одновременно этот же’сигнал поступает на счетный вход триггера 21 и первый вход элемента И 12, но триггер 21 не изменяет своего состояния, так как он работает по заднему фронту сигнала ошибки и на его информационном входе присутствует потенциал низкого уровня благодаря замкнутому состоянию переключателя'23, а через элемент И 12 начинают проходить импульсы с тактового входа 17 устройства на счетный вход счетчика 11.
Счетчик 11 и переключатель 13 определяют вид вырабатываемого сигнала ошибки, соответствующего имитации Iнеисправности или сбоя, а также длительность сбоя. При работе устройства в режиме формирования сигналов ошибки для имитации сбоев малой длительности подвижной контакт переключателя 13 замкнут на выход младшего разряда счетчика 11. После начала счета на выходе младшего разряда счетчика 11 появляется единичный сигнал, который поступает на входы обнуления’ счетчика 11 и триггера 7.
При этом на прямом выходе триггера 7 и, соответственно, на выходе 19 устройства устанавливается нулевой сигнал, который определяет момент окончания имитируемого сбоя. Этот же сигнал запрещает дальнейшее прохождение счетных импульсов через элемент И 12 на счетчик 11, при этом состояние триггера 21 не изменяется.
В случае имитации однократного сбоя переключатели 14 и 23 остаются в замкнутом положении. При этом единичный сигнал с выхода счетчика 11 также поступает на вход обнуления триггера 6, нулевой сигнал с прямого выхода которого запрещает прохождение сигналов через элемент И 9, а сигнал с инверсного выхода триггера 6 обнуляет счетчик 10 тактов. Система возвращается в исходное состояние, й следующий сбой может имитироваться только при повторном появлении сигналов на входе устройства,
В случае формирования сигналов ошибки для имитации повторяющихся
5
1487049
6
сбоев с переменным временем их появления переключатели 14 и 23 разомкнуты. В регистре 20 интервала хранится код интервала времени, который 5 необходим при имитации повторяющихся (сбоев, при этом необходимо, чтобы код, занесенный в регистр. 20, был меньше на один тактовый импульс, так как в течение этого импульса происхо-Ю дит предварительная запись в счетчик
10 тактов. В рассматриваемом случае сигнал обнуления с выхода счетчика
11 на триггер 6 не поступает. По зад-г. нему фронту сформированного первого 15 импульса сбоя триггер 21 меняет свое состояние, и на его инверсном выходе появляется нулевой сигнал, который запрещает счет импульсов счетчику
10 входом разрешения счета и разре- 20 шает входом предварительной записи запись кода из регистра 20 в счетчик 10. По переднему фронту тактового импульса происходит запись кода из регистра 20 в счетчик 10. Единич- ^5 ный сигнал с прямого выхода триггера 21 проходит через элемент 24 и второй элемент ИЛИ 22 на вход установки в "О" триггера 21 и по окончании интервала времени, равного длине 30
тактового импульса, обнуляет его. Единичный сигнал с инверсного выхода· триггера 21 разрешает счет импульсов счетчиком 10 и блокирует его вход предварительной записи. Счетчик 35 10 начинает работу с кода, записанного в него из регистра 20 интервала, и при повторном совпадении подсчитанного кода с заданным в регистре 3 на выходе схемы 5 снова появля- 40 ется единичный сигнал, который, проходя через элемент И 9, вйовь устанавливает в единичное состояние триггер 7, с прямого выхода которого на выход 19 устройства снова поступает 45 сигнал ошибки. Период следования сигналов ошибки повторяющихся сбоев определяется кодом, записываемым в. счетчик 10 из регистра 20, и периодом следования импульсов на входе 17 50
устройства. Изменяя код в регистре 20 интервала, можно создавать разнообразные периоды следования сигналов ошибки повторяющихся сбоев.
Для имитации сбоев увеличенной 55 длительности подвижный контакт переключателя 13 замыкается, например,.
на выход старших разрядов счетчика 11. Увеличенная длительность сбоя обеспечивается более поздним появлением "1" на выходе старшего разряда по сравнению с выходом младшего разряда счетчика 11, Для имитации постоянной неисправности подвижный контакт переключателя 13 устанавливается в нейтральное положение. В этом случае сигнал обнуления на триггер 7 не поступает и на выходе 19 устройства сохраняется постоянный сигнал ошибки неограниченной длительности.
При необходимости привязки момен|та формирования сигнала ошибки к появлению единичного сигнала в любой из доступных для подключения цепей ЦВМ используется вход 16 устройства. При этом регистры 1 и 2 и схема 4 не работают. В остальном работа устройства аналогична описанной.
Claims (1)
- Формула изобретенияУстройство для имитации.сбоев и неисправностей цифровой вычислительной машины по авт.св. № 1265779, отличающееся тем, что, с целью расширения функциональных возможностей за счет формирования различного интервала времени между имитируемыми повторяющимися сбоями, устройство содержит регистр интерва- . ла, третий триггер, второй элемент ИЛИ, третий переключатель и элемент задержки, вход и выход которого соединены соответственно с прямым выходом третьего триггера и первым входом второго элемента ИЛИ, второй вход которого подключен к входу начальной установки устройства, вход установки в "О", информационный вход, счетный вход и инверсный выход третьего триггера соединены соответственно с выходом второго элемента ИЛИ, неподвижным контактом третьего переключателя, прямым выходом второго триггера и входом разрешения предварительной записи и счета счетчика тактов, вход предварительной записи которого подключен к выходу регистра интервала, а подвижный контакт третьего переключателя соединен с шиной нулевого потенциала устройства.1487049Η*...| Iежт . ——-
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU874277494A SU1487049A2 (ru) | 1987-07-06 | 1987-07-06 | Устройство для имитации сбоев и неисправностей цифровой вычислительной машины |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU874277494A SU1487049A2 (ru) | 1987-07-06 | 1987-07-06 | Устройство для имитации сбоев и неисправностей цифровой вычислительной машины |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1487049A2 true SU1487049A2 (ru) | 1989-06-15 |
Family
ID=21316861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU874277494A SU1487049A2 (ru) | 1987-07-06 | 1987-07-06 | Устройство для имитации сбоев и неисправностей цифровой вычислительной машины |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1487049A2 (ru) |
-
1987
- 1987-07-06 SU SU874277494A patent/SU1487049A2/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3843893A (en) | Logical synchronization of test instruments | |
| JPH0342810B2 (ru) | ||
| US3056108A (en) | Error check circuit | |
| SU1488809A1 (ru) | Устройство для имитации сбоев * и неисправностей цифровой вычислительной машины | |
| SU1265779A1 (ru) | Устройство дл имитации сбоев и неисправностей цифровой вычислительной машины | |
| US3117219A (en) | Electrical circuit operation monitoring apparatus | |
| SU1013960A1 (ru) | Устройство дл контрол цифровых узлов | |
| SU1619279A1 (ru) | Устройство дл имитации неисправностей | |
| JP2620072B2 (ja) | 論理回路試験装置 | |
| SU1755283A1 (ru) | Устройство дл имитации неисправностей | |
| SU1425682A1 (ru) | Устройство дл тестового контрол цифровых узлов | |
| SU584309A1 (ru) | Устройство дл контрол схем сравнени | |
| SU1605208A1 (ru) | Устройство дл формировани контрольных тестов | |
| SU1208548A1 (ru) | Устройство дл ввода информации | |
| SU1218455A1 (ru) | Формирователь импульсов | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| SU1336037A1 (ru) | Устройство дл контрол электрического монтажа | |
| SU481898A1 (ru) | Устройство дл проверки схем сравнени двоичных чисел | |
| SU1177816A1 (ru) | Устройство дл имитации неисправностей ЭВМ | |
| SU807341A1 (ru) | Устройство дл моделировани ВЕРО ТНОСТНОгО гРАфА | |
| SU1383368A1 (ru) | Устройство дл контрол цифровых блоков | |
| SU1411753A2 (ru) | Устройство дл проверки программ на сбоеустойчивость | |
| SU853814A1 (ru) | Устройство дл контрол распре-дЕлиТЕл иМпульСОВ | |
| SU1280636A1 (ru) | Устройство дл отладки программ | |
| SU1288700A1 (ru) | Устройство дл контрол цифровых блоков |