SU1112361A2 - Адаптер канал-канал - Google Patents

Abstract

АДАПТЕР КАЛАЛ-КАНАЛ по авт.св.№734661, отличающ и и с   тем, что, с целью повыше и  пропускной способности адаптера, выходы регистров команд первого и второго полуадаптеров подключены соответственио к вторым входам регистров байта состо ни  второго первого полуадаптеров.

Description

Изобретение относитс  к области вычислительной техники, может использоватьс  как системное устройство дл св зи цифровых вычислительных машин (ЦВМ) в многомашинных вычислительных комплексах.

По основному авт,св.№734661 известен адаптер канал-канал, содержащий буферный регистр, блок задани  режима, блок сравнени  команд и два полуадаптера, каждый из которых содержит узел входных сигналов, рег йс ,тр адреса, соединенный выходом с первым информационным входом узла сравнени  адреса, второй информационный которого соединен с первыми входами регистра команд, и узла выходных сигналов и через узел входных сигналов с соответствующим информационным входом устройства, а выход с вторым входом узла управлени , первый вход которого через дешифратор команд подключен к выходу регистра команд, третий вход - к соответствую щему управл ющему входу устройства, шестой вход - к соответствующему управл ющему выходу устройства, первый выход - к второму входу узла выходных сигналов, второй выход через регистр байта состо ни  к третьему входу узла выходных сигналов, выход которого  вл етс  соответствую1чим информационным выходом устройства , третий и седьмой выходы узла управлени  подключены соответственно к второму входу регистра команд и управл ющему входу узла сравнени  адреса, первый и второй входы узла сравнени  команд соединены соответственно с выходами регистров команд первого и второго полуадаптеров , а выход - с шестыми входами узлов управлени  первого и второго полуадаптеров, п тые входы которых соединены соответственно с первым и вторым выходами блока задани  режима, а п тые выходы - соответственно с первым и вторым входами буферного регистра, выход которого соединен с четвертыми входами узла выходных с1-)нгналов первого и второго полуадаптеров, третий и четвертый входы буферного регистра подключены соответственно к выходам узлов входных сигналов первого и второго полуадаптеров , четвертые вход и выход узла управлени  первого полуадаптера подключены соответственно к четверты

выходу и входу узла управлени  второго полуадаптера ij .

Недостаток этого адаптера состоит в его низкой пропускной способности, что вызвано большими непроизводительными затратами времени по выполнению команды уточнени  состо ни  при межмашинном обмене.

Цель изобретени  - повышение пропускной способности адаптера за счет сокращени  непроизводительных затрат времени при межмашинном обмене.

Поставленна  цель достигаетс  тем, что в адаптере выходы регистров команд первого и второго полуадаптеров подключены соответственно к вторым входам регистров байта состо ни  второго и первого полуадаптеров.

На фиг.1 приведена блок-схема канала; на фиг.2 - функциональна  схма узла управлени , на фиг.З - граф алгоритма работы узла управлени .

Адаптер канал-канал содержит (фиг.1) первый 1 и второй 2 полуадаптеры , каждьй из которых состоит из узла 3 входных сигналов, регистра Д команд, дешифратора 5 команд, регистра 6 адреса, узла 7 сравнени  адреса, узла 8 управлени , узла 9 выходных сигналов и регистра 10 байтасосто ни , буферный регистр 11, блок 12 сравнени  команд, блок 13 задани  режима, шины 14 и 15 первого и второго информационных входов канала, шины 16 и 17 первого и второго управл ющих входов канала, шины 18 и 19 первого и второго информационных выходов каналов и шины 20 и 21 первого и второго управл ющи выходов канала.

Адаптер подключен шинами 14,16, 19 и 21 к каналу ввода-вывода первой ЭВМ, а шинами 15,17,18 и 20 -к каналу ввода-вывода второй ЭВМ.

Узел 8 управлени  каждого канала (фиг.2) содержит входной дешифратор .22,регистр, состо ний, состо щий из триггеров 23-26, дешифратор 2.7 сото ни , выходной деи фратор 28, генератор 29 синхросигналов и триггеры 30 и 31.:

Адаптер работает следующим образо

Канал ввода-вывода (например, первой ЭВМ) выбирает адаптер в соответствии с принципами организации ввода-вывода интерфейса ЕС ЭВМ. При этом адрес от канала по шинам 14 (информационным лини м канала) через 3 узел 3 поступает в узел 7 дл  сравнени  с адресом адаптера, хранимым в регистре 6. Результат сравнени  адресов выдаетс  в узел 8. Если адреса совпадают, то из узла 8 на узел 9 поступает сигнал выдачи ответного адреса адаптера по шинам 18 на информационные линии абонента второго канала. Регистр 4 и дешифратор 5 служат соответственно дл  хранени  и декодировани  команды, полученной из первого канала. В отличии от устройства-прототипа , где после расшифровки команды первого канала, требующей соответствующей команды второго канала, адаптер помещает команду в буферный регистр 11 и.выдает по шинам 18 во второй канал байт сос то ни  с указателем Внимание, в ответ нг который второй канал по шинам 15 посылает команду уточнени  состо ни . По этой команде адаптер по щинам 19 передает второму каналу содержимое буферного регистра 11, т.е. команду, присланную первым кана лом. Программа второго канала определ ет , кака  ответна  команда должна быть послана в адаптер, и затем посылает эту команду, В данном устройстве после расшифровки команды ne вого канала, поступившей в регистр 4 первого полуадаптера и требующей соответствующей команды второго канала , узел 8 первого полуадаптера сигналом в узел 8 второго полуадаптера помещает команду в регистр 10 второг полуадаптера, которьй выдает во второй канал по шинам 19 эту команду, присланную первым каналом. Втора  ЭВМ производит анализ полученной команды и определ ет, кака  ответ-, на  команда должна быть послана в адаптер и посылает эту ответную команду. После того, как обе команды прин ты адаптером, продолжаетс  их совместное выполнение до завершени  Формат команды обмена содержит Два пол : поле основной команды и поле модификаторов. Информаци  в поле основной команды определ ет направление передачи данных (запись, считывание и т.д.) р расшифровывает с  как каналом, так и внешним уст- ройством, информаци  в поле модифика торов используетс  дл  модификации основной команды и расшифровьшаетс  только внешним устройством. В данном устройстве эта информаци  исполЬ 3614 зуетс  дл  установлени  соответстви  между командами канала. Нулевой разр д пол  модификаторов дл  команд, требующих соответствующей команды второго канала, должен быть равен единице , так как в байте состо ни , передаваемом во второй канал, должен быть указатель Внимание. Соответствие, между командами каналов провер етс  с помощью блока 12. Сигнал соответстви  вырабатываетс  на выходе блока 12 при совпадении информации в пол х модификаторов команд каналов ,и поступает в узлы В управлени  обоих полуадаптеров . Если команды соответствуют друг другу (команде записи соответствует команда считывани  с теми же модификаторами), адаптер выполн ет их до завершени . При этом байт информации , полученный из канала, производ щего запись, помещаетс  в буферный регистр 11, а затем передаетс  в канал , производ щий считывание. В этом случае, если от канала поступает несогласованна  команда, ему посылаетс  байт состо ни  с указателем зан тости, адаптер остаетс  в ожидании согласованной команды. Узел 8 управлени  вырабатывает Внутренние управл ющие сигналы и сигналы на шинах 20 (21) линий управлени  абонента в соответствии с кодом команды и сигналами, поступающими из каналов по шинам 16 (17) линий управлени  канала, а также сигналами , поступающими из блока 13 задани  ре- . жима. Формирование разр дов регистра 10, за исключением передачи команды, требующей согласовани  от второго канала, производитс  по сигналам узла 8 управлени . Уэел 9 выходных сигналов служит дл  вьщачи по шинам 18 (19) на информационные линии абонента адреса адаптеоа, байта состо ни  и данных. При работе адаптера узлы 8 управлени  функционируют следующим обра зом. Узлы 8 управлени  в данном адаптере могут быть реализованы в виде цифрового автомата (фиг.2), граф которого представлен на фиг.З. Состо ни  автомата (.состо ни м узла 8) соответствуют вершины граа С1-С16. Дуги (ребра) соответствуют переходам автомата из одного состо ни  в другое. Вершины графа ( фиг.З) отмечены названи ми выходных сигналов, вырабатываемых автоматом в этом состо нии (названи ми выходны сигналов узла 8 управлени ). Дуги гр фа отмечены названи ми входных сигналов или булевыми выражени ми входных сигналов, под действием которых автомат переходит из одного состо ни в другое (направление перехода указываетс  стрелкой на дуге, соедин ющей две вершины). Так, например, в состо нии СЗ автомат вырабатьшает сигнал АДР-А и под действием сигнала УПР-К он из состо ни СЗ переходи 3 состо ние С4, названи  выходньк сигналов, завис п{их не только от сос то ни  автомата, но и от входных сигналов, на фиг.З подчеркнуты волни той линией и приведены логические формулы их формировани . Автомат, одна часть выходных CHI- налов которого определ етс  только состо нием автомата, а друга  часть выходных сигналов определ етс  как состо нием, так и входными.сигналами автомата, называетс  совмещен ным автоматом (С-автоматом). Рассмотрим работу узла 8 по графу автомата, приведенного на фиг.З. который соответствует узлу 8 управле ни  первого полуадаптера 1. Граф автомата узла 8 второго полу адаптера 2 такой же, только в названи х выходных сигналов, показанных на фиг.З, необходимо изменить индекс 1 на индекс 2, а в названи х сигналов, поступающих из узла 8 полуадаптера 1 - индекс 2 на индекс 1. Интерфейс сопр жени  адаптера с каналами ввода-вывода соответствует стандартному интерфейсу ввода-вывода ЕС ЭВМ. В исходном состо нии автомат находитс  в состо нии С1. В этом состо нии не вырабатываетс  сигнал ра боты абонента (РАБ-А), который вырабатываетс  во всех остальных состо ни х (HQ показано). Канал, производ  выборку адаптера, выдает его адрес по шинам 14 (15) и сигнал АДР-К. При совпадении адреса, полученного из канала, с адресом адаптера , хранимым в регистре 6, из узла 7 в узел 8 поступает сигнал адреса совпали (АДР.СОВП.) . По совпадению сигналов (АДР-К). (ВБР-К). (ДЦР-СОВ автомат переходит из первого состо  ни  во второе, начина  с которого вы рабатываетс  сигнал РАБ-А, поступающий через узел 9 на шины 18 (19) и далее в канал. По этому сигналу канал снимает адрес адаптера с шин 14 (15) и сбрасывает сигнал АДР-К, после чего автомат переходит в состо ние СЗ. В этом состо нии вырабатываетс  сигнал АДР-А, адрес адаптера из регистра 6 через узел 7, узел 8, узел 9 поступает в канал (сигналы, управл ющие передачей через узел 9 либо байта состо ни , либо адреса, либо информации из буферного регистра 11 на графе фиг.З не показаны). Канал сравнивает этот адрес с адресом, выданным им ранее адаптеру и при их совпадении выдает по шинам 14 (15) код команды, сопровожда  его сигналом Я1Р-К. Код команды заноситс  в регистр 4 и деко дируетс  дешифратором 5. По сигналу УПР-К автомат переходит в состо ние С4 и далее, без воздействи  входных сигналов в состо ние С5, а затем в состо ние С6 (так называемый безусловный переход автомата, необходимый дл  задержки на врем  дешифрации команды). В п том состо нии автомат продолжает выдавать сигнал АДР-А и в том случае, если от канала получена команда, требующа  согласовани  (запись или чтение), и второй полуадаптер 2 не получил ранее команды, требующей согласовани  ( сигнал ОЖ.СОГЛ.2 равен нулю), вырабатывает сигнал установки триггера 31 (УСТТОЖ1) ,и сигнал записи в ре- гистр 10 полуадаптера 2 (ЗП РБС2). По сигналу ЗП РБС2 в регистр 10 полуадаптера 2 записываетс  команда,, поступивша  от первого канала в регистр 4 полуадаптера 1 и требующа  согласовани . Сигнал ОЖ СОГЛ1 с выхода триггера 31 (ТОЖ1) поступает в узел 8 полуадаптера 2, который по этому сигналу выходит на св зь с вторым каналом и передает ему команду, присланную первьи каналом. В состо нии С6 производитс  сброс триггера 30 (сигналом СБРОС ТОК), сброс сигнала АДР-А и, если полученна  команда согласуетс  с командой второго полуадаптера 2 (сброшен триггер ТОЖ1 и сигнал КОМ. 4Т2 ЗП2 4Т1 равен единице), вырабатываетс  сигнал подтверждени  согласовани  ( ПОДТВ СОГЛ1), по которому сбрасываетс  сигнал ТОЖ2. По сбросу сигнала

АДР-А канал сбрасывает сигнал УПР-К и автомат переходит в состо ние С7, в котором в канал передаетс  байт состо ни  и сигнал УПР-А (сигна.г1ы установки триггеров регистра 10 байта состо ни  на фиг.З не показаны ) . Канал принимает байт состо ни  и выдает сигнал ИНФ-К, по которому автомат переходит либо в состо ние С8, начина  процесс передачи данных, либо в состо ние С16, заверша  выполнение команды.

В состо ние С16 автомат переходит в том случае, если выполн ема  команда  вл етс  немедленно выполн емой , например, ПРОВЕРИТЬ-ВВОД-ВЫВОД УПРАВЛЕНИЕ и др. (сигнал ИБО равен единице), либо в том случае, когда поступивша  команда обмена не согласуетс  с командой ранее пришедшей во второй полуадаптер 2.Условие несогласованности команд следующее КОМ СОГЛ ЗП2ЗПЬЧТ2-ЧТ1. Таким образом , по сигналу ИНФ-К при выполнен услови  НВО КОМ автомат переходит из состо ни  С7 в состо ние С16, где срабатывает сигнал УПР-А, а после сброса каналом сигналов МНФ-К, и ВБР-К возвращаетс  в исходное состо ние С1.

Если команда обмена  вл етс  командой записи или чтени  и либо согл суетс  с командой, полученной ранее вторым полуадаптером 2 (вьтолн етс  условие согласованности команд - КОМ СОГЛ ЗП1 ЧТ2-ЧТ1 ЗП2.), либо сама требует согласовани  (установлен триггер 31), то по условию МНФ-К (ЗП ЧТ) (КОМ СОГЛ ТОЖ1) автомат переходит из состо ни  С7 в состо ние С8, сбрасыва  сигнал УПР-А. В ответ канал сбрасывает сигнал ИНФ-К.

Далее автомат узла 8, выполн ющего команду ЗАПИСЬ (сигнал ЗП равен единице), при сброшенном сигнале ПОДТВ ГОТ2 и сброшенном триггере 30 переходит в состо ние С11, где выдает сигнал ИНФ-А, обраща сь в канал за байтом данных. Канал либо вьщает байт данных, сопровожда  его сигналом ИНФ-К, либо вьщает сигнал УПР-К, заверша  последовательность передачи данных. По любому из данных сигналов (ИНФ-К или УПР-К) автомат переходит в состо ние С12.

В этом состо нии он вьщает сигнал ГОТ1 и ЗПБР и сигнал установки триггера 30 (УСТ ТОК) при условии, что

канал ответил сигналом УПР-К. В ответ на сигнал ГОТ1 второй полуадаптер 2 отвечает сигналом ПОДТВ ГОТ2, по которому зг1томат приходит в состо 5 ние С8.

При выполнении операции ЧТЕНИЕ (сигнал ЧТ равен единице) по сигналу ГОТ2ТОК ЧТ И11Ф-К автомат из состо ни  С8 переходит в состо ние С9.

0 Сигнал ГОТ2 поступает из второго полуадаптера 2 (выполн ющего запись), после того, как он поместил бaйt информации в буферный регистр 11. В состо нии С9 первый полуадаптер

5 1 вьщает этот байт (из пол  буферного регистра 11 второго полуадаптера 2) в канал, сопровожда  его сигналом ИНФ-А. В ответ канал выдает сигнал ИНФ-К, либо (при завершении

0 обмена) - сигнал ЭТПР-К. По любому из этих сигналов автомат переходит в состо ние С10, в котором выдает сигнал ПОДТВ ГОТ1, и при наличии сигнала УПР-К, сигнал УСТ ТОК1, По сигналу

5 ПДТВ ГОТ1 второй полуадаптер 2 сбрасывает сигнал ГОТ2 и автомат переходит в состо ние С8. Цикл замкнутьк переходов автомата из состо ни  С8 в состо ни  С9, СЮ и назад в С8

0 при выполнении операции ЧТЕНИЕ и из состо ни  С8 в состо ние С11, С12 и назад в С8 при записи, повтор етс  при передаче каждого байта данных до тех пор, пока канал не ответит

сигналом УПР-К и не установитс  триггер 30. При установленном триггере 30 автомат из состо ни  С8 переходит в состо ние С13.

Если автомат находитс  в исходном

0 состо нии С1 и второй полуадаптер 2 получил команду, требующую согласовани  (сигнал ОЖ СОГЛ2 равен единице) то выдаетс  сигнал требовани  абонента ТРБ-А.. В ответ из канала поступает

5 сигнал ВБР-К при спрошенном сигнале АДР-К, по которым автомат переходит . в состо ние С14, где выдает адрес адаптера на шины 18 (19).сопровожда  его сигналом АДР-А. В ответ канал

0 выдает сигнал УПР-К, по которому ав томат переходит в состо ние С13, сбрасьша  сигнал АДР-А.

Канал сбрасьгоает сигнал УПР-К (срабатьшает сигнал ИНФ-К, если авто мат перешел в состо ние 013 из состо ни  08, и автомат переходит в состо ние 015, где вьвдаетс  в канал байт состо ни , сопровожда  его сигналом . По сигналу ИНФ-К автомат переходит в состо ние С16, где сбрасывает сигнал УПР-А, а после сбрЬсов сигналов ИНФ-К, и ВБР-К канал возвращаетс  в исходное состо ние Ci. Состо ние автомата определ етс  состо нием триггеров 23-26 (фиг.2), причем каждому состо нию автомата соответствует четьфехразр дный двоичкод состо ний триггеров 23-26 Из ный менение состо ний триггеров 23-26 производитс  по фронтам синхроимпульсов , формируемых генератором 29. На выходе дешифратора 27 вырабатываютс  сигналы 1СОСТ-16СОСТ, соответствуюптие состо ни м автомата. Входной дешифратор 22 в зависимости от предыдущего состо ни  автомата (сигналов с выхода дешифратора 27)|состо ний 111 10 триггеров 30 и 31 и выходных сигналов автомата формирует сигналы на управл ющих входах триггеров 23-26 (например на D и К входах триггеров 23-26), обеспечива  переходы автомата из состо ни  в состо ние согласно графу автомата . Выходной дешифратор 28 в зависимости от состо ни  автомата, триггера 31 и входных сигналов форг мирует необходимые выходные сигналы автомата. Таким образом, предлагаемый канал обеспечивает йовышение пропускной способности за счет сокращени  потерь времени на фазе установлений св зи между каналами, что позвол ет ПОВЫСИТЬ производительность всей вычислительной системы.

S

P i| J i 1

«

N

iv

1:2 АйР-К-8ВР-К-А РСОаП 7Г бБР-К-АЛР-К 0000.

ЛР-А

1.1РЫСГ№ксдгАг

t ЗПР6С2 -CSOMCOr/l /Jfffr4 Tl)

J yCTTOMI CSOiKCOrjttlS/nY Tf) /

4М ТбСОГ/ИС6ТОЖ7ХОМСОГ/1 ..„„„

5ycrTOKj--fcfO CK ynpK

S.(2

РАВ-А,

9ПР-К

инФ-кзпподтептщ

ша}-к9йр-х

УПР-Л

ФигЗ

Claims (1)

1. АДАПТЕР КАЛАЛ-КАНАЛ по авт.св.№734661, отличающийся тем, что, с целью повышения пропускной способности адаптера, выходы регистров команд первого и второго полуадаптеров подключены соответственно к вторым входам регистров байта состояния второго и первого полуадаптеров.

   1 111