SU1119082A1 - Асинхронный регистр сдвига - Google Patents

Асинхронный регистр сдвига Download PDF

Info

Publication number
SU1119082A1
SU1119082A1 SU823422539A SU3422539A SU1119082A1 SU 1119082 A1 SU1119082 A1 SU 1119082A1 SU 823422539 A SU823422539 A SU 823422539A SU 3422539 A SU3422539 A SU 3422539A SU 1119082 A1 SU1119082 A1 SU 1119082A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
inputs
register
memory cell
output
Prior art date
Application number
SU823422539A
Other languages
English (en)
Inventor
Борис Соломонович Цирлин
Original Assignee
Институт Социально-Экономических Проблем Ан Ссср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Социально-Экономических Проблем Ан Ссср filed Critical Институт Социально-Экономических Проблем Ан Ссср
Priority to SU823422539A priority Critical patent/SU1119082A1/ru
Application granted granted Critical
Publication of SU1119082A1 publication Critical patent/SU1119082A1/ru

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

АСИНХРОННЫЙ РЕГИСТР СДВИГА, содержащий  чейки .пам ти, кажда  из которьпс состоит из четырех элементов И-НЕ,причем первые входы первого и .второго элементов И-НЕ первой  чейки пам ти  вл ютс  информационными входами регистра,а первые входы ее третьего и четвертого элементов И-НЕ управл ющим входом регистра, выход третьего элемента И-НЕ каждой  чейки пам ти соединен со вторыми входами ее первого и второго элементов. И-НЕ, выходы которых соединены перекрестными св з ми с их третьими входами , выходы первого и второго элементов . И-НЕ последней  чейки пам ти  вл ютс  информационными выходами регистра, а выход ее четвертого элемента И-НЕ - управл ющим выходом регистра, первые входы первогои второго элементов И-НЕ Н-й  чейки пам ти соединены с выходами первого и второго элементов И-НЕ

Description

Изобретение относитс  к автоматике и вычислительной технике. Известен асинхронный регистр сдвига, содержащий  чейки пам ти, кажда  из которых выполнена по схеме трехстабильного триггера на трех элементах И-НЕ, причем два выхода трехстабильного триггера каждой  чейки соединены с двум  входами трехстабильного триггера следующей  чейки, а третий выход - с третьим входом трехстабильного триггера предьщущей  чейки 11 1. Достоверность функционировани  регистра обеспечиваетс  только при определенном соотношении задержек его элементов, что снижает, надежнос регистра и  вл етс  его недостатком Наиболее близким техническим решением к данному  вл етс  асинхронный регистр, содержащий  чейки пам ти, кажда  из которых состоит из четырех элементов И-НЕ, первый, второй и третий из которых образуют трехстабильный триггер, причем первые входы первого и второго элементов И-НЕ первой  чейки пам ти  вл ютс  информационными входами регистра, а(первые входы третьего и четвертого элементов И-НЕ - управ л ющим входом регистра, выходы перв го и второго элементов И-НЕ последней  чейки пам ти  вл ютс  информационными выходами регистра, а выход четвертого элемента И-НЕ - управл ющим выходом регистра , первые входы первого и второго элементов И-НЕ i-и  чейки пам ти, где 1 , П р зр дность регистра, соединены с выходами первого и второго элементов И-НЕ (1-1)-й  чейки пам ти, а первый вход третьего и четвертого элементов И-НЕ i-й  чейки пам ти - с выходЪм четвертого элемента И-НЕ (1-1)-й  чейки пам ти, выход третьего элементаИ-НЕ каждой  чейки пам ти соединен со вторым входом ее..четвертого элемента И-НЕ, два входа первого и второго элементов И-НЕ i-й  чейки и третий вход ее четвертого элемента И-НЕ соединены соответственно с выходами первого, второго и четвертого элементов И-НЕ (1+1)-й  чейки пам ти, а четвертый и п тый входы четвертого элемента И-НЕ i-й  чейкипам ти - с выходами первого и второго элементов И-НЕ (Л+2)-и  чейки пам ти 2J. 822 Достоинством регистра  вл етс  егс высока  надежность, обеспечиваема  достоверным функционированием при любых величинах задержек его элементов ,, а недостатком - избыточность оборудовани . Цель изобретени  - упрощение регис .тра. С этой целью в асинхронном регистре сдвига, содержащем  чейки пам ти, кажда  из которых состоит из четырех элементов И-НЕ, причем первые входы первого и второго, элементов И-НЕ первой  чейки пам ти  вл ютс  информационными входами регистра, а первые входы ее третьего и четвертого элементов И-НЕ - управл ющим входом регистра, выход третьего элемента И-НЕ каждой  чейки пам ти соединен со вторыми входами ее первого и второго элементов И-НЕ, выходы которых соединены перекрестными св з ми с их третьими входаментов И-НЕ последней  чейки пам ти  вл ютс  информационными выходами регистра, а выход ее -четвертого элемента И-НЕ - управл ющим выходом регистра, первые входы первого и второго элементов И-НЕ м-й  чейки пам ти (где , fi - разр дность регистра) соединены с выходами первого и второго элементов И-НЕ (1-1)-й  чейки пам ти, а первые входы третьего и четвертого элементов И-НЕ 1-й  чейки пам ти с выходом четвертого элемента И-НЕ(1-1)-й  чейки пам ти , кажда   чейка пам ти содержит п тый и шестой элементы И-НЕ, причем входы п того элемента И-НЕ ка1ждой  чейки пам ти соединены с выходами ее первого и второго элементов.И-НЕ, а его выход - со вторым и первым входами соответственно четвертого и шестого элементов И-НЕ, выход шестого элемента И-НЕ i-й  чейки пам ти соединен со вторым входом третьего элемента И-НЕ данной  чейки пам ти и вторым входом шестого элемента И-НЕ ()-м  чейки пам ти, второй вход шестого элемента И-НЕ i-й  чейки пам ти соединен с третьим входом четвертого Элемента И-НЕ (i-1) -и  чейки пам ти и.выходом шестого элемента И-НЕ (1)-й  чейки пам ти, третий вход четвертого элемента И-НЕ i-и  чейки пам ти соединен со вторым входом шестого элемента И-НЕ (1+1)-й  чейки па3 м ти и выходом шестого элемента И-НЕ (i+2)-fl  чейки пам ти, причем выходы шестого элемента И-НЕ первой и второй  чеек пам ти  вл ютс  дополнительными управл ющими выходами регистра, а третий и второй входы соответственно четвертого и шестого элементов И-НЕ последней  чейки  вл ютс  дополнительными управл ющими входами регистра. На фиг.1 приведена схема предлож ного регистраj на фиг.2 - временна  диаграмма его работы. Асинхронный регистр сдвига содер жит  чейки пам ти 1, кажда  из кото рых имеет первый 2, второй 3, третий . 4, четвертый 5, п тый 6 и шестой 7 элементы И-НЕ. Первые входы элементов 2,3  вл ютс  информационными входами 8,9  чейки 1, а выходы этих элементов - ее информационными выходами 10,11. Первые входы элементов 4,5  вл ютс  управл ющим входом 12  чейки I, выход элемента 5 - ее управл ющим выходом 13. Выход элемента 4 соединен со вторыми входами элементов 2,3, выходы которых соединены с третьими входами друг друга и входами элемента 6, выход которого соединен со вторым входом элемента 5 и первым входом элемента 7, выход которого  вл етс  дополнительным управл ющим выходом 14  чейки 1. Второй вход элемента 7 и третий вход элемента 5  вл ютс  дополнительными управл ющими входами 15 и 16 соответственно  чейки Входы 8,9,12 i-й  чейки 1 соединены соответственно с выходами 10,11,13 (1-1)-й  чейки 1, а входы 15 и 16 i-й  чейки 1 - с выходами 14 ()и (1+2)-й  чеек 1. Информационные 8 и управл ющий 12 входы первой  чейк 1 регистра  вл ютс  его информацион ными 17,18 и управл ющим 19 входами соответственно, а информационные 10,11 и управл ющий 13 выходы его последней  чейки - его информационными 20,21 и управл ющим 22 выходами соответственно. Дополнительные у равл ющие выходы 14 первой и второй  чеек 1 регистра  вл ютс  его допол твльныхми управл ющимивыходами 23 и 24 соответственно, а дополнительные управл ющие входы 15 и 16 соответст венно последней  чейки - его дополнительными управл ющими входами 25 и 26. 2 Асинхронный регистр работает следующим образом. При наличии значени  1 на всех входах  чейки 1, последн   может находитьс  в одном из следующих трех устойчивых состо ний (значени  на выходах элементов 2 - 7)i 1 10101 - информаци  в  чейке стерта, 101010 и 011010 - в  чейке записана информаци , причем если дл  четных  чеек одно из этих двух состо ний соответствует единице, а второе нулю , то дл  нечетных - наоборот. ,Запись информации с i-ю  чейку 1 начинаетс  в результате поступлени с выхода элемента 5 (  чейки 1 через ее выход 13 и вход .12 i-й  чейки 1 на вход элемента 4 последней значени  О, из-за чего на выходе этого элемента по вл етс  значение 1. После этого на выходе одного из .элементов 2 или 3 t-й  чейки 1 установитс  значение О, затем на выходе элемента 6 - значение наконец, на выходе ее элемента 7 - значение О. Таким образом 1-   чейка I перейдет из состо ни  110101 в состо ние 10 МО или 011110. После этого в результате подачи значени  О с выхода элемента 7 i-й  чейки 1 через ее выход 14 на вход 15(1-1)-й  чейки Г. в последней происходит стирание информации. При этом сначала устанавливаетс  значение 1 на выходе элемента 7 (i-i)-ft  чейки I, затем - значение. О на выходе ее элемента 4, далее на выходах обоих элементов 2,3 этой .  чейки установитс  значение J, после чего на выходе ее элемента 6 значение О и, наконец, на выходе ее элемента 5 - значение . Последнее через выход 13 (1-1)-й  чейки 1 и Вход 12 i-й  чейки }, поступив на вход элемента 5 последней, вызовет по вление на его выходе если при этом на выходе 14 (1«-2)-й  чейки 1 имеетс  значение I, Таким образомj i-   чейка окажетс  в состо нии 101010 или 011010 и сможет передать информацию в (1+1)-ю  чейку 1. Состо ние 11 входов.7, 18 регистра соответствует отсутствию инормации , состо ни  01 и .10 наличию нул  и единицы соответственно . Значение О на входе 19 регистра разрешает прием информации с его входов 17,18.и должно устанавливатьс  не раньше чем установитс  состо ние 10 последних. Зна чение О на выходе 23 регистра  вл етс  квитанцией о приеме им информации. По этой квитанции на входе 19 регистра может быть уст новлено значение 1, а на входах 17,18 - состо ние 11. Значение 1 на выходе 24 регистра разрешает установку значени  О на его входе 19, при условии, что на его входе 2 также имеетс  значение 1. Состо ние 11 выходов 20, 21 ре гистра соответствует отсутствию информации , состо ни  01 и 10 единице и нулю, в соответствии с номером последней  чейки регистра, состо ние 00 на этих входах не возникает. Значение О на выходе 22 регистра разрешает считывание ин формации с его выходов 20, 21 и устанавливаетс  после по влени  состо ни  01 или 10 этих выходов. Значение О на входе 25 регистра   л етс  квитанцией о приеме информ ции с его выходов. По этой квитанции на выходе 22 регистра устанавливаетс  значение 1, а на выходах 20, 21 - состо ние П. Значение 1 на входе 26 регистра разрешает установку значени  О на ег выходе 22, при условии, что на его входе 25 также имеетс  значение 1 Функционирование регистра пр пр хождении через.него последовательности 101 представлено временной диаграммой фиг.2. В исходном состо  нии (такт № 0) информаци  во всех  чейках регистра стерта. Диаграмма построена. в предположении, что задержки всех элементов регистра равны Т . На входе 26 регистра, введенном в его состав дл  унификации входного и выходного интерфейса , зафиксировано значение 1,
25 26 разрешающее изменение значений на его выходе 22. Поэтому значени  на входе 26 регистра в диаграмме не привод тс . Из временной диаграммы видно, что быстродействие регистра (врем  между последовательными запис ми информации в регистр) составл ет 26 С если очередна  запись происходит в такте № 23, то следующа  может произойти не раньше, чем в .такте № 49. При этом минимальна  длительность сигнала на входе 19 регистра (значение О на этом входе) составл ет 5 -I , соответственно интервал между сигналами на этом входе (т.е. значение 1 на нем) составл ет 21f . Дл  сигнала на входе 25 регистра эти величины равны 6 С и 20 f соответственно .. Из функционировани  асинхронного регистра следует, что в процессе записи и последующего стирани  информации в каждой его  чейке пам ти все элементы переключаютс  последовательно. Это обеспечивает достоверное функционирование реги.стра при любых величинах задержек его элементов. Предложенное техническое решение упрощает асинхронный сдвиговый peгиctp по сравнению с прототипом , так как реализаци  предложенного регистра требует более экономичных (двух и трехвходовых) элементов И-НЕ, чем реализаци  прототипа, требующа  использовани  п тивходовых элементов И-НЕ. Оценива  сложность реализации суммарным числом входов элементов, составл ющих одну  чейку, получим соответствено 15 у предложенного регистра, против 18 у известного регистра, что подтверждает достижение поставленной цели изобретени  .

Claims (1)

  1. АСИНХРОННЫЙ РЕГИСТР СДВИГА, содержащий ячейки памяти, каждая из которых состоит из четырех элементов И-НЕ,причем первые входы первого и .второго элементов И-НЕ первой ячейки памяти являются информационными входами регистра,а первые входы ее третьего и четвертого элементов И-НЕ управляющим входом регистра, выход третьего элемента И-НЕ каждой ячейки памяти соединен со вторыми входами ее первого и второго элементов. И-НЕ, выходы которых'соединены перекрестными связями с их третьими входами, выходы первого и второго элементов. И-НЕ последней ячейки памяти являются информационными выходами регистра, а выход ее четвертого элемента И-НЕ - управляющим выходом регистра, первые входы первого и второго элементов И-НЕ i-й ячейки памяти соединены с выходами первого и второго элементов И-НЕ (т-1)-й ячейки памяти, где 1<i<h, η - разрядность регистра, а первые входы . третьего и четвертого элементов И-НЕ ί-й ячейки памяти - с выходом четвертого элемента И-НЕ (т-1)-й ячейки памяти, о.тлич ающий ся тем,что,с целью·упрощения асинхронного регистра сдвига,в нем каждая ячейка памяти содержит пятый и шестой элементы И-НЕ, причем входы пятого элемента Й-НЕ каждой ячейки памяти соединены с выходами ее первого и второго элементов И-НЕ, а его выход - со вторым и первым входами соответственно четвертого и шестого элементов И-НЕ, выход шестого элемента И-НЕ i-й ячейки памяти соединен со вторым входом третьего элемента И-НЕ данной ячейки памяти и вторым входом шестого элемента И-НЕ (i-l)-ft ячейки памяти, второй вход шестого элемента И-НЕ i-й ячейки памяти соединены с тре тьим входом четвертого элемента И-НЕ С (|-1)-й ячейки памяти и выходом шестого элемента И-НЕ (i-filячейки памяти , третий вход четвертого элемента И-НЕ i-й ячейки памяти соединен со вторым входом шестого элемента И-НЕ (<+1)-й ячейки памяти и выходом шестого элемента И-НЕ (< +2)—ί. ячейки памяти, причем выходы шестого элемента И-НЕ первой и второй ячеек памяти являются дополнительными управляющими выходами регистра, а третий и второй входы соответственно четвертого и шестого элементов И-НЕ последней ячейки памяти являются дополнительными управляющими входами регистра.
SU823422539A 1982-04-15 1982-04-15 Асинхронный регистр сдвига SU1119082A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823422539A SU1119082A1 (ru) 1982-04-15 1982-04-15 Асинхронный регистр сдвига

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823422539A SU1119082A1 (ru) 1982-04-15 1982-04-15 Асинхронный регистр сдвига

Publications (1)

Publication Number Publication Date
SU1119082A1 true SU1119082A1 (ru) 1984-10-15

Family

ID=21006415

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823422539A SU1119082A1 (ru) 1982-04-15 1982-04-15 Асинхронный регистр сдвига

Country Status (1)

Country Link
SU (1) SU1119082A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 374663, кл. G 11 С 19/00, 1973. 2. Авторское свидетельство СССР № 728161, кл. G 11 С 19/00, 1980 (прототип). *

Similar Documents

Publication Publication Date Title
SU1119082A1 (ru) Асинхронный регистр сдвига
SU1117712A1 (ru) Асинхронный регистр сдвига
EP0063242B1 (en) Data handling systems with serial to parallel conversion interfaces
RU2081459C1 (ru) Запоминающее устройство магазинного типа
SU1575237A1 (ru) Буферное запоминающее устройство
JPS6142355B2 (ru)
SU1383445A1 (ru) Устройство дл задержки цифровой информации
SU905860A1 (ru) Ячейка пам ти дл буферного регистра
SU1259337A1 (ru) Асинхронный регистр сдвига
RU1789993C (ru) Устройство дл редактировани элементов таблиц
SU1427366A1 (ru) Микропрограммный модуль
SU798998A1 (ru) Ячейка пам ти дл буферного запо-МиНАющЕгО уСТРОйСТВА
SU989586A1 (ru) Посто нное запоминающее устройство
SU1383326A1 (ru) Устройство дл программируемой задержки информации
SU1215133A1 (ru) Трехканальное резервированное запоминающее устройство
SU1057935A1 (ru) Распределитель импульсов
SU1182539A1 (ru) Устройство дл воспроизведени функций
SU972588A1 (ru) Устройство дл управлени записью информации в блок пам ти
SU1140173A1 (ru) Асинхронный регистр сдвига (его варианты)
SU962918A1 (ru) Устройство дл вычислени логических выражений @ переменных
SU1167556A1 (ru) Устройство обработки сигналов
SU1513522A1 (ru) Ячейка пам ти дл перестраиваемого регистра сдвига
SU1531088A1 (ru) Устройство дл экстремальной фильтрации
SU760050A1 (ru) Устройство для синхронизации электрических сигналов i
RU1817114C (ru) Устройство дл распознавани образов