SU1136148A1 - Устройство дл алгебраического сложени чисел - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ АЛГЕБРАИЧЕСКОГО СЛОЖЕНИЯ ЧИСЕЛ, содержащее два сдвиговых регистра,узел суммировани  по модулю дна и узел записи знака результата, содержащий элемент ИЛИ, причем входы разр дов первого сдви .гового регистра соединены с входами первого операнда устройства,.входы разр дов второго сдвигового регистра соединены с входами второго операнда устройства, входы управлени  сдвигом первого и второго сдвиговых регистров подключены к входу синхронизации устройства, выходы первого и второго сдвиговых регистров подключены к соответствующим входам узла суммировани  по модулю-два, отличающеес  тем, что, с целью повьшени  быстродействи  устройства , оно содержит сумматор, третий сдвиговьй регистр, узел суммировани  по модулю два содержит три элемента И, два элемента ИЛИ и элемент НЕ, а узел записи знака результата дополнительно содержит два элемента И, при этом входы разр дов сумматора подключены к входам первого операнда устройства, первый и второй входы первого элемента И узла суммировани  по модулю два соединены соответственно с первым и вторым входами узла суммировани  по модулю два, а выход подключен к входу элемента НЕ узла суммировани  по модулю два, выход которого подключен к первым входам второго и третьего элементов И узла суммировани  по модулю два, вторые входы .которых соединены соответственно с первым и вторым входами первого элемента И узла суммировани  по модулю два, а выходы подключены к входам первого элемента ИЛИ узла ;суммировани  по модулю два, выход которого подключен к информацион (Л ному входу третьего сдвигового регистра, входы второго элемента ИЛИ узла суммировани  по модулю два соединены с выходами первого и .третьего элементов И узла суммировани  по модулю два, а выход подключен к информационному входу сумматосо эъ ра, выходы, знаковых разр дов первого и второго сдвиговых регистров подключены к первым входам соответствующих элементов И узла записи 4 знака, вторые входы которых соедиэо нены с выходами соответственно второго и третьего элементов И узла суммировани  по модулю два, входы элемента ИЛИ узла записи знака подключены к выходам первого и второго элементов И узла записи знака, а вьгход подключён к входу знакового разр да третьего сдвигового регистра, вход управлени  сдвигом которого соединен с входом синхронизации устройства , управл ющий вход сумматора подключен к входу синхронизации устройства.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в операционных схемах цифровых процессоров.

Известно устройство дл  последовательного сложени  и вычитани  чисел , содержащее одноразр дный сумматор-вычитатель , сдвиговые регистры первого и второго слагаемого, блок коррекции, элемент задержки, элемен ты И и ИЛИ, причем первый и второй входы сумматора-вычитател  соединены с выходами младших разр дов сдвиговых регистров соответственно первого и второго слагаемого, а выход сумматора-вычитател  подключен к входу старшего разр да сдвигового регистра первого слагаемого. Сдви .говый регистр второго слагаемого содержит дополнительный разр д, выход которого подключен к входу старшего разр да этого сдвигового регистра, а вход - к выходу блока коррекции, первый, второй и третий входы которого подключены к выходам трех старших разр дов сдвигового регистра первого слагаемого, четвертьш вход - к выходу первого элемента И, первый вход которого через элемент задержки подключен к выходу переноса одноразр дного сумматора-вычитател , а второй вход - к шине разрешени  переноса, п тый вход блока коррекции подключен к первому управл ющему входу устройства , выход блока коррекции подключен также к первому входу элемента Щ1И, выход которого соединен с вторым и третьим старшими разр дами Сдвигового регистра второго слагаеМОго , второй вход элемента ИЛИ соединен с выходом второго элемента И, первый вход которого подключен к выходу первого элемента И, а второй вход - к второму управл ющем входу устройства DI.

Данное устройство имеет недостаточное быстродействие, обусловленно тем, что получение результата сложени -вычитани  выполн етс  за два цикла, причем за первый цикл вьшолнетс  сложение-вычитание двоичных чисел, а за второй цикл - коррекци  полученного перед этим результата .

Наиболее близким к предлагаемому  вл етс  устройство дл  алгебраического сложени  чисел, содержащее два сдвиговых регистра, узел суммировани  по модулю два и узел записи знака результата, причем входы разрдов первого сдвигового регистра соединены с входами первого операнда устройства, входы разр дов второго сдвигового регистра сординены с входами второго операнда устройства входы управлени  сдвигом первого и второго сдвиговых регистров, подключены к входу синхронизации устройства , выход первого сдвигового ргистра соединен с первыми входами первого, второго и третьего элементов И, на вторые входы которых поступают управл ющие сигналы выдачи знака, пр мого и обратного кодов первого операнда соответственно , выход первого элемента И  вл етс  выходом знака первого операнда выход третьего элемента И через инвертор и выход второго элемента И соединены с входами первого элемента ИЛИ, выход которого соединен с первым входом узла суммировани  по модулю два, выход второго сдвигового регистра соединен с первыми входами четвертого и п того элементов И, на вторые входы которых поступают управл ющие сигналы вьщачи знака и пр мого кода второго операнда , выход четвертого элемента И  вл етс  выходом знака второго операнда , а выход п того элемента И соединен с вторым входом узла суммировани  по модулю два, третий вход которого соединен с выходом второго элемента ИЛИ, на первый вход которого поступает сигнал переполнени , а второй вход через линию задержки соединен с -выходом сигнала переполнени  узла су 1мировани  п модулю два, информационный выход которого соединен с первым входом (Элемента ИЛИ узла записи знака результата , на второй вход которого поступает знак результата, а выход KOToijoro соединен с информаЦИОНН1ЛМ входом первого сдвигового регистра, первый вход шестого элемета И соединен с выходом сигнала переполнени  узла сзжмировани  по модулю два, на его второй вход поступает управл юшрй сигнал выдачи сигнала переполнени , авыход  в летс  выходом сигнала переполнени  первого разр да результата .,

Недостатком известного устройства  вл етс  необходимость корректи3

ровки результата при выполнении операции вычитани , что приводит к снижению быстродействи .

Цель изобретени  - повышение быстродействи  устройства.

Поставленна  цель достигаетс  тем, что устройство дл  алгебраического сложени  чисел, содержапдее два сдвиговых регистра, узел cy fмиpoвани  по модулю два и узел записи знака результата, содержащий элемент ИЛИ, причем входы разр дов первого сдвигового регистра соединены с входами первого операнда устройства , входы разр дов второго сдвигового регистра соединены с входами второго операнда устройства, входы управлени  сдвигом первого и второго сдвиговьк регистров подключены к входу синхронизахщи устройства, выходы первого и второго сдвиговых регистров подключены к соответствующим входам узла суммировани  по модулю два, содержит сумматор, третий сдвиговый регистр,узел суммировани  по модулю два содержит три элемента И, два элемента ИЛИ и эле .мент НЕ,а узел записи знака результата дополнительно содержит два элемента И, при этом входы разр дов сумматора подключены к входам первого операнда устройства, первый и второй входы первого элемента И узла суммировани  по модулю два соединены соответственно с первым и вторым входами узла суммировани  по модулю два, а выход подключен к входу элемента НЕ узла суммировани  по модулю два, выход которого подключен к первым входам второго и третьго элементов И узла суммировани  по модулю два, вторые входы которых соединены соответственно с первым и вторым входами первого элемента И узла суммировани  по модулю два, а выходы подключены к входам первого элемента ИЛИ узла суммировани  по модулю два, выход которого подключен к информационному входу третьего сдвигового регистра, входы второго элемента ШШ узла суммировани  по модулю два соединены с выхдами первого и третьего элементов И узла суммировани  по модулю два, а выход подключен к информационному входу сумматора, выходы знаковых разр дов первого и второго сдвиго-. вых регистров подключены к первым

61484

входам соответствующих элементов И узла записи знака, вторые входы которых соединены с выходами соответственно второго и третьего элементов И узла суммировани  по модулю два, входы элемента ИЛИ узла записи знака подключены к выходам первого и второго элементов И узла записи знака, а выход подключен к входу

знакового разр да третьего сдвигового регистра, вход управлени  сдвигом которого соединен с входом синхронизации устройства, управл ющий вход сумматора подключен к входу синхро-

низации устройства.

В известньтх устройствах, вьтолн ющих алгебраическое сложение чисел , не используютс  дополнительный регистр дл  фиксации разности и узел

0 суммировани  по модулю два с соответствующей структурой, которые содержит предлагаемое устройство. Это св зано с тем, что в отличие от известных устройств, в которых

5 вычитание исходных величин выполн етс  на сумматоре, причем одно из слагаемых представл етс  в обратном коде, в предлагаемом устройстве вы читание вьтолн етс  одновременно

0 с суммированием с помощью узла суммировани  по модулю два при параллельном сдвиге содержимого обоих регистров операндов, а результат фиксируетс  в регистре разности.

На чертеже представлена структурна  схема предлагаемого устройства.

Устройство дл  алгебраического сложени  чисел содержит два сдвиговых регистра 1 и 2 операндов А и В соответственно, сумматор 3, сдвиговый регистр 4 разности операндов, узел 5 суммировани  по модулю два и узел 6 записи знака результата. Узел 5 суммировани  по модулю два содержит три элемента И 7-9, элемент НЕ 10 и два элемента ИЛИ 11 и 12. Выходы сдвиговых регистров 1 и 2 соединены с входами 13 и 1А узла 5 суммировани  по модулю два, выход 15 которого соединен с информационным входом сумматора 3, выход 16 - с информационным входом сдвигового регистра 4, а выходы 17 и 18 с соответствуюпщми входами узла 6. записи знака.

Входы элемента И 7 узла 5 суммировани  по модулю два соединены с его входами 13 и 14, а выход - с

S

входом элемента НЕ 10, выход которого соединен с первыми входами элементов И 8 и 9, вторые входы которых подключены к соответствующим входам элемента И 7. Входы элемента ИЛИ 11 узла 5 суммировани  по модулю два соединены с выходами элементов И 7 и 9, а его выход  вл етс  выходом 15 узла 5 суммировани  по модулю два. Входы элемента РШИ 12 узла 5 суммировани  по модулю два соединены с выходами элементов И 8 и И 9, а выход  вл етс  выходом 16 узла 5 суммировани  по модулю два. Выходы элементов И 8 и 9  вл ютс  выходами 17 и 18 узла 5 суммировани  по модулю два

Узел 6 записи знака содержит два элемента И 19 и 20 и элемент ИЛИ 21 а его входы 22 и 23 подключены к выходам знаковых разр дов сдвиговых регистров 1 и 2 соответствеино. Входы элемента И 19 узла 6 записи знака соединены с входам 22 узла 6 записи знака и выходом 17 узла 5 суммировани  по модулю два, а входы элемента И 20 - с входом 23 узла 6 записи знака и выходом 18 узла 5 суммировани  по модулю два. Выходы элементов И .19 и 20 соединены с входами элемента ИЛИ 21, выход которого  вл етс  вькодом 24 узла 6 записи знака и coeдIiнeн с входом знакового разр да сдвигового регистра 4. Шина 25  вл етс  шиной записи первого операнда А и подключена к входам разр дов сдвигового регистра 1 и сумматора 3, шина 26  вл етс  шиной записи второго операнда В и подключена к входам разр дов сдвигового регистра 2, управл юща  шина 27 соединена с входами управлени  сдвигом сдвиговых регистров 1 и 2, а управл юща  шина 28 соединена с .входами управлени  сдвигом сумматора 3 и сдвигового регистра 4.

Устройство работает следуюпщм образом.

Во врем  первого такта работы устройства вьтолн етс  запись первого операнда А, поступающего по шине 25,в сдвиговый регистр 1 и сумматор 3. За второй такт записываетс  второй операнд В, поступающий по шине 26, в сдвиговый регистр 2. Запись операндов осуществл етс  в единичном нормальном коде. Затем вьтолн етс  обработка узлом

6

5 суммировани  по модулю два информации , поступающей на его входы 13 и 14 в результате одновременного сдвига содержимого обоих регистров 1 и 2 до их полного обнулени . Узлом 5 суммировани  по модулю два определ етс  обща  часть обоих операндов, котора  с еговыхода 15 поступает на информационньй вход сумматора 3, где суммируетс  с первым операндом, записанным ранее. Таким образом, на сумматоре 3 фиксируетс  сзпчма двух исходных чисел А и В, если вьтолн етс  соотношение А В, или удвоенное значение операнда А, если А В.

Разность операндов А и В с выхода 15 узла 5 суммировани  по модулю два поступает на информационный вход сумматора 3 дл  формировани  суммы исходных чисел А и В в случае, если А Bj ас выхода 16 узла 5 суммировани  по модулю два разность записываетс  в сдвиговый регистр 4. Единичный сигнал на выходе 17 узла 5 суммировани  по модулю два разрешает запись в знаковый разр д сдвигового ре.гистра 4 знака операнда А, поступающего на вход 22 узла 6 записи, знака, дл  случа , когда А Bj- а единичный сигнал, на выходе 18 узла 5 суммировани  по модулю два - запись знака операнда В, поступающего на вход 23 узла 6 записи 5 знака, дл  случа ,- когда А В.

Знак операции учитьшаетс  при записи второго операнда, т.е. в случае операции сложени  его знак остаетс  без изменени , в случае операции вычитани  - измен етс  на

противоположный. Таким образом, в устройстве выполн ютс  операции над операндами, знаки которых не вли ют на выбор вьтолн емой операции,

поскольку за один цикл работы устройства формируютс  одновременно и сумма и разность исходных величин Знаки операндов учитьшаютс  при фиксации знаков результата, причем

знак суммы совпадает со знаком первого операнда, а знаку разности присваиваетс  знак большего из операндов , что следует из таблицы.

в соответствии с данными таблицы можно определить нахождение результата следующим образом: если знаки операндов, записанные в знаковые

разр ды регистров 1 и 2, совпадают, то результат находитс  в сумматоре 3, в противном случае результат следует считывать из регистра 4. Сдвиг информации в регистрах 1 и 2 вьтол- 5 ринетс  при поступлении сигналов управлени  сдвигом по. шине 27, сдвиг информации в сумматоре 3 и регистре 4 - при поступлении сигналов управлени  сдвигом по шине 28. 10

Рассмотрим пример алгебраического .сложени  двух чисел А 9 и В 4. Исходные числа в регистрах 1 и 2 и сумматоре 3 представлены в следующем виде:15

3111111111 (А)

1111111111 (А)

2111100000 (В)

При одновременном сдвиге содержи 20 ого обоих регистров 1 и 2 на выоде элемента И 7 присутствует еди ичный сигнал в течение 4С, где

С - врем  сдвига одной единицы в регистрах 1, 2 и 4 и сумматоре 3, 25 который при подаче через элемент ИЛИ 11 с выхода 15 узла 5 суммировани  по модулю два на вход сумматора 3 приводит к: увеличению его соержимого , т.е. ранее записанного зо

числа А, на величину общей части операндов А и В, т.е. на число 4. В результате этого сложени  в сумматоре 3 образуетс  сумма исходных чисел (А + В), а регистр 2 обнулен. 5

При дальнейшем сдвиге информации в регистре 1 единичный сигнал присутствует на выходе элемента И 8, а следовательно, на выходах 16 и 17 узла 5 суммировани  по модулю два 40 в течение времени Зт;. Таким образом происходит запись разности (А-В) в сдвиговьм регистр 4 с выхода 16 узла 5 суммировани  по модулю два, одновременно р этим осуществл етс  45 запись знака числа А через элементы И 19 и ИЛИ 21 узла 6 записи знака в знаковый разр д сдвигового регистра 4, поскольку в данном случае выполн етс  соотношение А В и зна- 50 ку разности присваиваетс  значение знака большего операнда А. Сдвиг информации в регистре 1 выполн етс  до полного его обнулени  по сигналу управлени  сдвигом, поступающему 55 по шине 27.

При алгебраическом сложении двух чисел возможен случай, когда А В

т.е. когда исходные величины, например , следую1цие: А 4иВ 9.В этом случае обща  часть обоих чисел, определенна  узлом 5 суммировани  по модулю два и поступающа  с его выхода 15, при суммировании с наход щимс  в сумматоре 3 операндом А дает удвоенное значение общей части чисел А и В, т.е. величину 2А, равную 8. Разность операндов (А-В), равна  5, в виде единичного сигна .ла, существукмцего на входе элемента И 9 в течение времени 5Х, приводит к по влению такого же единичного сигнала такой же длительности на выходах 15, 16 и 18 узла 5 суммировани  по модулю два. Таким образом , разность операндов (А - В) поступает на вход сумматора 3 и участвует в формировании суммы исходных величин, поскольку А + В 2А + + (А - В). С выхода 16 узла 5 суммировани  по модулю два разность записываетс  в сдвиговый регистр 4, а также разрешаетс  запись знака числа В через элементы И 20 и ШШ 21 узла 6 записи знака в знаковьй разр д сдвигового -регистра 4 по сигналу с выхода 18 узла 5 суммировани  по модулю два. Сдвиг содержимого :регистра 2 вьшолн етс  до полного его обнулени  по сигналу управлени  сдвигом, nocTynaic ;eMy по шине 27. Следовательно, сумма двух исходных чисел формируетс  в. сумматоре 3, разность - в сдвиговом регистре 4, причем знаку разности присваиваетс  значение знака больиего операнда.

В предлагаемом устройстве дл  алгебраического сложени  чисел предусмотрено одновременное получение суммы и разности исходных чисел, которые формируютс  узлом суммировани  по модулю два во врем  параллельного сдвига информации, представленной в единичном нормальном коде в обоих сдвиговых регистрах операндов. Повьш1ение быстродействи  предлагаемого устройства достигаетс  за счет того, что в нем нет необходимости вьшолнени  коррекции результата выг1итани  двух чисел, котора  необходима в известном устройстве. Это обусловлено тем, что в известном устройстве вь1читание выполн етс  путем поразр дного суммировани  пр мого кода одного операнда и обратного кода второго операнда.

+ +

+ +

+

Знак большего операнда

То же

Знак большего операнда

+ -f

Знак большего операнда

t5

2S

Claims (1)

1. УСТРОЙСТВО ДЛЯ АЛГЕБРАИЧЕСКОГО СЛОЖЕНИЯ ЧИСЕЛ, содержащее два сдвиговых регистра,узел суммирования по модулю два и узел записи знака результата, содержащий элемент ИЛИ, причем входы разрядов первого сдвигового регистра соединены с входами 'первого операнда устройства, входы разрядов второго ' сдвигового регистра соединены с входами второго опе- .·> ранда устройства, входы управления сдвигом первого и второго сдвиговых регистров подключены к входу синхронизации устройства, выходы первого и второго сдвиговых регистров подключены к соответствующим входам узла суммирования по модулю два, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит сумматор, тр'етий сдвиговый регистр, узел суммирования по модулю два содержит три элемента И, два элемента ИЛИ и элемент НЕ, а узел записи знака результата дополнительно содержит два элемента И, при этом входы разрядов сумматора подключены к входам первого операнда устройства, первый и второй входы первого элемента И узла суммирования по модулю два соединены соответственно с первым и вторым входами узла суммирования по модулю два, а выход подключен к входу элемента НЕ узла суммирования по модулю два, выход которого подключен к первым входам второго и третьего элементов И узла суммирования по модулю два, вторые входы которых соединены соответственно с первым и вторым входами первого элемента И узла суммирования по модулю два, а выходы подключены к входам первого элемента ИЛИ узла ;суммирования по модулю два, выход которого подключен к информационному входу третьего сдвигового регистра, входы второго элемента ИЛИ узла суммирования по модулю два соединены с выходами первого и третьего элементов И узла суммирования по модулю два, а выход подключен к информационному входу сумматора, выходы, знаковых разрядов первого и второго сдвиговых регистров подключены к первым входам соответствующих элементов И узла записи знака, вторые входы которых соединены с выходами соответственно второго и третьего элементов И узла суммирования по модулю два, входы элемента ИЛИ узла записи знака подключены к выходам первого и второго элементов И узла записи знака, а выход подключён к входу знакового разряда третьего сдвигового регистра, вход управления сдвигом которого соединен с входом синхронизации устройства, управляющий вход сумматора подключен к входу синхронизации устройства.

   Sib. 1136148 >

   1 .1