SU1138945A1 - Делитель числа импульсов - Google Patents

Abstract

ДЕЛИТЕЛЬ ЧИСЛА ИМПУЛЬСОВ, содержащий п-разр дный регистр, каждый разр д которого состоит из триггера на двух элементах И-НЕ, две тактовые пшны, перва  из которы подключена к входам сброса триггеро нечетных разр дов регистра, а втора  - к входам сброса триггеров четных разр дов регистра, (п+2) элементов И-НЕ, отличающийс  Tei, что, с целью обеспечени  контролепригодности и надежности функционировани , в него введены элементы задержки, причем рход запуска каждого триггера регистра соединен с выходом соответствующего ему элемента И-НЕ, первый вход каждого из которых соединен через соответствующий элемент задержки с пр мым выходом триггера предьщущего разр да регистра , второй вход каждого из четных элементов И-НЕ соединен с первой тактовой шиной, причем вторые входы нечетных элементов И-НЕ соединены с второй тактовой шиной, соответствую щие входы (п+1)-го элемента И-НЕ соединены с инверсными выходами триггеров

Description

Изобретение относитс  к импульсной технике и может быть использован в устройствах автоматики и вычислительной техники, когда требуетс  повышенна  надежность функционировани  . Известен делитель числа импульсов , содержащий многоразр дный регистр , состо щий из взаимносв занных элементов И-НЕ образующих триггеры и инверторы ij . Недостатком данного устройства  вл етс  низка  надежность из-за его сложности шесть элементов И-НЕ на один разр д регистра). Наиболее близким к изобретению по технической сущности  вл етс  делитель числа импульсов, содержащий п-разр дный регистр, каждый разр д которого состоит из триггера на двух элементах И-НЕ, две тактовые шины, перва  из которых подключена к входа сброса триггеров нечетных разр дов регистра, а втора  - к входам сброса триггеров четных разр дов регистра, входы триггера каждого разр да регис ра, кроме последнего, соединены с единичным выходом триггера последующего разр да, нулевой выход которого соединен с единичным входом триггера последующего разр да, элементы И-НЕ и Ti-триггер, выходы которого подключены к тактовым шинам 2J. Недостатком известного делител  числа импульсов  вл етс  сложность фиксации искажени  правильности его функционировани  неконтролепригодиость ) при возникновении отдельных дефектов в Элементах устройства. При этом, если судить, например, по наличию выходной частоты, создаетс  эффект работоспособности устройства. Кроме того, известное устройство имеет низкую надежность функционировани , так как его структура склонна к сбойным ситуаци м. Цель изобретени  - обеспечение контролепригодности и надежности функционировани  делител  числа импульсов . Поставленна  цель достигаетс  тем, что в делитель числа импульсов, содержащий п-разр дный регистр, каждый разр д которого состоит из триггера на двух элементах И-НЕ, две тактовые шины, перва  из которых подключена к входам сброса триггеров нечетных разр дов регистра, а втора  - к входам сброса триггеров четных разр дов регистра, (п+2) элемен- , тов И-НЕ, введены элементы задержки, причем вход запуска каждого триггера регистра соединен с выходом соответствующего ему злемента И-НЕ, первый вход каждого из которых соединен через соответствующий элемент задержки с пр мым выходом триггера предьюущего разр да регистра, второй вход каждого из четных злементов И-НЕ соединен с первой тактовой шиной, причем вторые входы нечетных элементов И-НЕ соединены с второй тактовой шинойJсоответствующие входы (п+1)-го элемента И-НЕ соединены с инверсными выходами триггеров (1,...,п/2)-ых разр дов регистра, а соответствующие входы ()-го элемента И-НЕ с инверсньми выходами триггеров (n/2+l,...,п)-ых разр дов регистра. На чертеже приведена структурна  электрическа  схема предлагаемого устройства. I, Делитель числа импульсов содер сит ц-разр дный (на чертеже ) регистр, каждый разр д которого состоит из триггера на двух элементах И-НЕ, первый разр д которого содержит триггер на элементах 1-1 и 1-2, второй - на элементах 2-1 и 2-2, третий (т.е. (п-1)-ый) - на элементах (n-l)-l и (п-1)-2, четвертый (т.е. п-ый) на элементах п-1 и п-2, перва  тактова  шина 3 соединена с входами сброса триггера нечетных разр дов регистра - входами элементов 1-2 и (п-1)-2, втора  тактова  шина 4 соединена с входами сброса триггеров четных разр дов регистра - входами, элементов 2-2 и п-2, йходы запуска каждого триггера регистра, т.е. входы элементов 1-1, 2-1, (n-l)-l, п-1, соединены с выходами соответствующих им элементов 5-1, 5-2, 5-(п-1), 5-п И-НЕ первые входы каждого из которых через соответствующий элемент 6-1, 6-2, 6-(п-1), 6-п задержки соединены с пр мым выходом триггера Лредьщущего разрдца регистра, вторые входы нечетных элементов 5-1, 5-(п-1) И-НЕ соединены с второй тактовой шиной 4, вторые входы четных элементов 5-2, 5-п И-НЕ соединены с первой тактовой шиной 3 входы (п+1)-го элемента 7 И-НЕ соединены с инверсными выходами триггеров первого и второго (п/2) разр дов регистра, т.е. выходами элементов 3 1-2 и 2-2, входы (п+2)-го элемента 8 И-НЕ соединены с инверсными вьпсодами триггеров третьего (n/2+l) и четвертого (п) разр дов регистра, т.е. выходами элементов (п-1)-2 и п-2. Дл  установки устройства в исходное состо ние может быть использован шина 9, котора  соединена с дополнительными входами запуска первого и второго триггера и дополнительными входами сброса третьего и четвертого триггеров регистра. Элементы 6-1,...,6-п задержки служат дл  исключени  гонок в элемен тах устройства и в простейшем случае .йредставл ют собой конденсаторы, включенные между пр мым выходом триг гера и общей шиной. Приведенный на чертеже делитель числа импульсов имеет коэффициент К 454 делени , равный двум. Аналогично стро тс  делители числа импульсов с другими значени ми К, при этом . Делитель числа импульсов работает следующим образом. На шины 3 и 4 поступают последовательности противоположных по фазе тактовых импульсов. Цикл работы данного (при ) устройства состоит из четырех тактов. Пусть в исходный момент времени на шину 9 подан импульс (с уровнем О) установки, тогда триггеры первого и второго разр дов регистра установ тс  в 1, а триггеры третьего и четвертого разр дов регистра - в О. В таблице показана работа устройства по татстам с указанием соответствующего состо ни  элементов.

Использу  соотношение алгебры логики , можно записать выражение дл  выходных сигналов устройства выходов элементов 7 и 8: у , X,

sv -i-TT

А Xj,

у .,.х,

Таким образом, на выходе элемента 7 уровень 1 будет в первом и втором тактах, а на выходе элемента 8 в третьем и четвертом, т.е. частота тактовых импульсов оказалась поделенной на два. При этом сигналы на выходах элементов 7 и 8  вл ютс  парафазными .

При исправном состо нии устройств в кахлом такте два его триггера из п будут находитьс  в состо нии 1, ос тальные - в состо нии О.

При возникновении дефектов сигналы на его выходах в одном из тактов

цикла будут одинаковыми. Например, при обрыве проводника, соедин ющего выход элемента п-1 с входом элемента 5-1, в триггерах, наход щихс  в состо нии ОНО такт 2 таблицы) при. поступлении на его шнны 3 и 4 сигналов третьего такта имеет место следующий переход; 0110- -0111 1011-1111 . Во втором и последующих тактах этого перехода сигнала на выходах устройства будут одинаковыми . К аналогичному результату приведёт , например, и обрыв проводника, соедин ющего выход элемента 2-2 с входом элемента 7. В этом случае во втором такте на выходах элементов 7 и 8 сигналы будут также одинаковыми.

1 Можно показать, что тобой одиночньш эффект в предлагаемом ycTpoitJ .1138945

стве приводит к тому, что сигналыствие наличи  свойства контролепригодна его выходах будут одинаковыми.ности, позвол ет провер ть его исТаким обраэом, дл  того, чтобы правность и отсутствие сбоев под

проверить исправность устройствавоздействием помех непосредственно в

и тем самым установить правильность 5процессе функционировани . При этом

его функционировани , достаточноимеетс  возможность исключить иска ,контролировать парафазность сиг-жение функционировани , т.е. измененалов на его выходах, например, снекие установленного коэффигщента депомощью сумматора по модулю два.лени , например, путем отключени 

I По сравнению с известным предлага-управлени , что  вл етс  необходимым

:емый делитель числа импульсов обла-условием надёжности работы систем,

дает тем преимуществом, что вслед-выполн ющих ответственные функции.

неисправного устройства от объектов

Claims (1)

1. ДЕЛИТЕЛЬ ЧИСЛА ИМПУЛЬСОВ, содержащий η-разрядный регистр, каждый разряд которого состоит из триггера на двух элементах И-НЕ, две тактовые шины, первая из которых подключена к входам сброса триггеров нечетных разрядов регистра, а вто рая - к входам сброса триггеров четных разрядов регистра, (п+2) элементов И-НЕ, отличающийся тец, что, с целью обеспечения контролепригодности и надежности функционирования, в него введены элементы задержки, причем вход запуска каждого триггера регистра соединен с выходом соответствующего ему элемента И-НЕ, первый вход каждого из которых соединен через соответствующий элемент задержки с прямым выходом триггера предыдущего разряда регистра, второй вход каждого из четных элементов И-НЕ соединен с первой ' тактовой шиной, причем вторые ‘входы нечетных элементов И-НЕ соединены с ’ второй тактовой шиной, соответствующие входы (п+1)-го элемента И~НЕ соединены с инверсными выходами триггеров (1,...,п/2)-ых разрядов регистра, а соответствующие входы (п+2)-го элемента И-НЕ - с инверсными выходами триггеров (n/2+l,... ...,п)-ых разрядов регистра.