SU1160431A2 - Устройство дл вычислени многочленов - Google Patents
Устройство дл вычислени многочленов Download PDFInfo
- Publication number
- SU1160431A2 SU1160431A2 SU843689921A SU3689921A SU1160431A2 SU 1160431 A2 SU1160431 A2 SU 1160431A2 SU 843689921 A SU843689921 A SU 843689921A SU 3689921 A SU3689921 A SU 3689921A SU 1160431 A2 SU1160431 A2 SU 1160431A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- register
- coefficients
- coefficient
- polynomials
- Prior art date
Links
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ МНОГОЧЛЕНОВ по авт. св. № 1048481, отличающее с тем, что, с целью расширени функциональных возможностей за счет вычислени многочленов без предварительной обработки коэффициентов, в нем выход суммирукицего блока соединен с информационным входом (т+1)го регистре коэффициентов, управл н ций вход которого подключен к первому тактирующему входу устройства, управл ющий вход входного регистра соединен с вторым тактирующим входом устройства .
Description
Изобретение относитс к автомати ке и вычислительной технике и может быть применено в цифровых вычислительных машинах и устройствах, в ча кости в системах цифровой обработки изображений. По основому авт. св. № 1048481 известно устройство дл вычислени многочленов, которое позвол ет вычи л ть многочлен вида F(,x) cij + o(x + c(... и содержит входной регистр, m блоко посто нной пам ти первой группы (т - степень многочлена) , :п суммато ров, m блоков посто нной пам ти второй группы, (гп+1) регистров коэф фициентов, которые вход т в состав блока коэффициентов и суммирующий блок. В первом блоке посто нной пам ти записана таблица функции (х +х ...,+х), в блоках 2-т посто нн пам ти первой группы записаны таблицы возведени чисел в степень j (,m). в блоках посто нной пам ти второй группы записаны таблицы возведени чисел в квадрат. В регистрах коэффициентов 1-tn записань коэф фициенты , а в ()м регистре коэффициента записан коэффициент (,-1/4(a,...+ap. В известном устройстве значение многочлена формируетс в виде Р(х)..(«..Ч....(. --x2-).(l,2«.xff(lf2c,.x2|V.... ) 1. : Недостатком известного устройств вл ютс ограниченные функцион,альные возможности вследствие .необходимост предварительной об заботки коэффициентов . Действительно, как было пока зано выше, в (т+1)-м регистре коэффициентов записан коэффициент а ар-1/4(а2 ...+а), который должен быть вычислен заранее, дл 1чего необходим дополнительный вычис шитель дл обработки коэффициентов. Таким образом, известное устройство не может быть самосто тельно использовано при вычислении многочлена , заданного набором коэффициентов что су1цественно уменьшает его функциональные возмож ности. Цель изобретени - расширение функциональных возможностей путем вычислени многочленов без предварительной обработки коэффициентов. Поставленна цель достигаетс тем, что выход суммирующего блока соединеп с информационным входом (т+1)-го регистра коэффициентов, управл ющий вход которого подключен к первому тактирующего входу Устройства, управл ющий вход входного регистра соединен с вторым тактирующим входом устройства. На чертеже приведена структурна схема устройства дл вычислени многочленов.1 Выходы входного регистра 1 соединены с входами гг блоков 2 посто нной пам ти (tri- степень многочлена) и с первой группой входов первого из m сумматоров 3. Выходы второго, третьего , .,.,tn-ro блоков 2 посто нной пам ти подключены к первым входам соответственно второго, третьего, ..., т-го сумматора 3. Вторые входы каждого сумматора 3 св заны с выходами регистров 4 коэффициентов. Выходы первого, второго,...,m-го сумматора 3 св заны с входами соответственно первого, второго,..., т-го блока 5 посто нной пам ти. Выходы блоков 5 посто нной пам ти подключены к входам суммирующего блока 6, начина с второго входа. Выходы первого блока 2 посто нной пам ти подключены к первому входу суммирующего блока-6. Выход суммирующего блока 6 соединен с выходом устройства 7 и с информационным входом (т+1)-го регистра 4 коэффициента, управл ющий вход которого подключен к первому управл ющему входу устройства В. Выход (т+1)-го регистра 4 коэффициента подключен к (гл+1)-му входу суммирующего блота 6. Управл ющий вход входного регистра 1 соединен с вторым управл ющим входом устройства 9. Первый, второй, ..., регистры 4 коэффициентов вход т в состав блока 10 коэффициентов. Б первом блоке 2 посто нной пам ти записана таблица функции ( + . .. ,) . Во втором блоке 2 посто нной пам ти записана таблица дл возведени чисел в квадрат, в третьем блоке 2 посто нной пам ти записана таблица дл возведени чисел в третью степень, в т-ом блоке 2 посто нной пам ти записана таблица дл возведени чисел вт-ю степень. В блоках 5 посто нной пам ти записаны таблицы возведени чисел в квадрат . Суммирующий блок 6 может быть построен, например, на основе дерева сумматоров. Регистры 4 коэффициентов могут быть построены на основе триг- j геров с внутренней задержкой, например на М-5 триггерах.
Перед началом вычислени многочлена F(x)-«o + t «2 к t... + « аргумент х записан во входном регист- ю ре 1, а коэффициенть а. - в блоке 10 коэффициентов. При этом в каждом i-M регистре 4 коэффициента записан коэффициент а ; (i 1,2, ...,№), а в ((Ti+1)-M регистре 4 коэффициента - t5 коэффициент а.
Вычисление многочлена выполн етс за два такта. В первом такте на входе устройства 9 присутствует О, код из входного регистра 1 не выдаетс . 20 На адресные входы блоков 2 посто нной пам ти и на одну группу входов сумматора 3 поступает нулевой код. В сумматорах 3 осуществл етс суммирование коэффициентов 1/2 а, 1/2 а2, 25 1/2 а, ... 1/2 а (коэффициенты апоступают на входы сумматоров 3 Со сдвигом на один разр д в сторону младших разр дов с нулевым кодом, поступающим с выходов входного регистра 1 у и второго, третьего, .., т-го блоков 2 посто нной пам ти. Слова с выходов сумматоров 3 поступают на адресные входы блоков 5 посто нной пам ти, где возвод тс в квадрат. На выходе суммирующего блока 6 формируетс величина + 1/4а +1/4а| + .. . + . Затем-на вход устройства 8 поступает.единичный сигнал, по которому производитс запись слова„ с выходов суммирующего блока 6 в (т+1)-й регистр коэффициента.
Таким ббразом, после окончани первого такта в (т+О-м регистре коэффициента находитс величина а. Во i TopoM такте на входе устройства 9 присутствует единичный сигнал и значение аргумента х поступает . . на адресные входы блоков 2 посто нной пам ти, а также на одни входы
первого сумматора 3. На выходах пер , вого блока 2 посто нной пам ти формируетс значение функции -(x-t-x +х - ...х) на выходах второго, третьего, ...,т-го блоков 2 посто нной пам ти - соответственно значени х , х , ... , х. В каждом сумматоре 3 осуществл етс суммирование коэффициента а, поступающего с выходов регистра 4 коэффициента и значени х в соответствии с формулой (1/2 ). Слова с выходов сумматоров 3 поступают на адресные входы блоков 5 посто нной пам ти, где возвод тс в квадрат. Окончательное значение многочлена F(x) формируетс в суммирующем блоке 6 путем суммировани слов, поступающих с выходов первого блока 2 посто нной пам ти, блоков 5 посто нной пам ти и ()го регистра 4 коэффициента. Таким образом, на выходах 7 устройства значение многочлена формируетс в виде F(O-(/2o(,4 {l/a« X).,.(l/2c, (...f.)-o,:
, где (а2+а2+а| + ... ,.
Проиллюстрируем работу устройства на примере вычислени многочлена третьей степени ввда Р(х)0,7234+0 ,654х+0,321x2+0,548х при значении ,654. В этом случае в регистре 1 будет записана величина 0,654, а в первом, втором, третьем и четвертом регистрах 4 соответственно значени 0,654; 0,321; 0,548; 0,723. Значени величин, формирующихс в блоках устройства, сведены в таблицу .
Таким образом, дл вычислени многочлена в предлагаемом устройстве не требуетс предварительной обработки коэффициентов и, следовательно, дополнительного вычислител дл указанной обработки. Предлагаемое устройство может быть использовано дл вычислени многочлена, заданного набором коэффициентов а, а, а, ..., а, самосто тельно, что повьппает его функциональные возможности.
1Л 1Л
о
rs.
Мо
ого
О в
i
и
S
ст
о
g
ri
о f
sSli- 3
В
«
Claims (1)
- УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ МНОГОЧЛЕНОВ по авт. св. № 1048481, отличающее ся тем, что, с целью расширения функциональных возможностей за счет вычисления многочленов без предварительной обработки коэффициентов, в нем выход суммирующего блока соединен с информационным входом (ш+1)-го регистра коэффициентов, управляющий вход которого подключен к первому тактирующему входу устройства, управляющий вход входного регистра соединен с вторым тактирующим входом устройства. —.(/) >1 1160431
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843689921A SU1160431A2 (ru) | 1984-01-09 | 1984-01-09 | Устройство дл вычислени многочленов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843689921A SU1160431A2 (ru) | 1984-01-09 | 1984-01-09 | Устройство дл вычислени многочленов |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1048481A Addition SU206452A1 (ru) | СПОСОБ БОРЬББ! С ВРЕДНЫМИ НАСЕКОМЫМИ, КЛЕЩАМИ, БОЛЕЗНЯМИ РАСТЕНИЙ, СОРНОЙ РАСТИТЕЛБНОСТБЮи ДЕСИКАЦИЕЙ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1160431A2 true SU1160431A2 (ru) | 1985-06-07 |
Family
ID=21099493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU843689921A SU1160431A2 (ru) | 1984-01-09 | 1984-01-09 | Устройство дл вычислени многочленов |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1160431A2 (ru) |
-
1984
- 1984-01-09 SU SU843689921A patent/SU1160431A2/ru active
Non-Patent Citations (1)
| Title |
|---|
| 1. Авторское свидетельство СССР № 1048481, кл. G 06 F 15/31, 1982 (прототип). * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5481488A (en) | Block floating point mechanism for fast Fourier transform processor | |
| JPH0514936B2 (ru) | ||
| KR100489880B1 (ko) | 비동기fifo에서반-충만및반-빈플래그를발생시키기위한상태기계설계 | |
| SU1160431A2 (ru) | Устройство дл вычислени многочленов | |
| EP0262944B1 (en) | Error correction apparatus | |
| JPH04303234A (ja) | データ転送方式 | |
| JPH0424729B2 (ru) | ||
| JPH0619700B2 (ja) | 演算装置 | |
| JP2644112B2 (ja) | Fifo試験診断回路 | |
| JP3339803B2 (ja) | 誤り訂正符号生成回路 | |
| JPS59198020A (ja) | デイジタル信号処理装置 | |
| SU1569997A1 (ru) | Устройство дл кодировани циклических кодов | |
| SU913367A1 (ru) | Устройство для сравнения двоичных чисел 1 | |
| SU1251103A1 (ru) | Функциональный преобразователь | |
| SU1200280A1 (ru) | Устройство дл умножени | |
| SU1277100A1 (ru) | Устройство дл вычислени значений степенного р да | |
| KR950010571B1 (ko) | 라운딩 회로 | |
| SU1541629A1 (ru) | Функциональный преобразователь | |
| SU1151956A1 (ru) | Устройство дл возведени в квадрат | |
| JP3088144B2 (ja) | Fifoリセット回路 | |
| SU1272329A1 (ru) | Вычислительное устройство | |
| SU1509880A1 (ru) | Устройство дл вычислени функций синуса и косинуса | |
| RU1810889C (ru) | Устройство дл сложени и вычитани чисел по модулю | |
| SU1515162A2 (ru) | Интегроарифметическое устройство | |
| JP2584915B2 (ja) | 接続回路 |