SU1160558A1 - ПОСЛЕДОВАТЕЛЬНЫЙ СЧЕТЧИК с числом разрядов, превышающим максимально допустимый коэффициент объединения по входам элементов ИЛИ - Google Patents
ПОСЛЕДОВАТЕЛЬНЫЙ СЧЕТЧИК с числом разрядов, превышающим максимально допустимый коэффициент объединения по входам элементов ИЛИ Download PDFInfo
- Publication number
- SU1160558A1 SU1160558A1 SU833569847A SU3569847A SU1160558A1 SU 1160558 A1 SU1160558 A1 SU 1160558A1 SU 833569847 A SU833569847 A SU 833569847A SU 3569847 A SU3569847 A SU 3569847A SU 1160558 A1 SU1160558 A1 SU 1160558A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- trigger
- output
- input
- discharge
- Prior art date
Links
- 238000009434 installation Methods 0.000 claims description 14
- 108010076504 Protein Sorting Signals Proteins 0.000 claims 1
- 238000000034 method Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
Изобретение относится к автоматике и вычислительной технике и может быть использовано при реализации технических средств в этой области при построении счетчиков большой 5 разрядности.
Известен последовательный счетчик на элементах И-НЕ, каждый разряд которого построен по схеме "трех триггеров", содержащий дополнительный 10 элемент для индикации моментов окончания переходных процессов, выход которого соединен с внешним управляющим автоматом, выход которого соединен со счетным входом счетчика [1] . ад
Недостатками этого счетчика являются относительно большой объем оборудования и Сравнительно низкое быстродействие.
Наиболее близким техническим ре- ад шением к предложенному является последовательный счетчик, содержащий в каждом разряде основной и вспомогательный триггеры, каждый из которых содержит первый и второй элемен- 25 ты И-ИЛИ-НЕ, в основном триггере выход первого элемента И-ИПИ-НЕ соединен с первыми входами первой и второй групп входов по И второго элемента Й-ИЛИ-НЕ и является инверсным ад выходом основного триггера, прямым выходом которого является выход второго элемента И-ИЛИ-НЕ этого триггера, который соединен с первыми входами первой и второй групп входов по первого элемента И-ИЛИ-НЕ, вторые входы первых групп входов по И
2
первого и второго элементов И-ИЛИ—НЕ являются тактовым входом основного триггера, входами сброса и установки которого являются вторые входы вторых групп входов по И соответственно первого й второго элементов И-ИЛИ-НЕ этого триггера, первые входы первых групп входов по И первого и второго элементов И-ИЛИ-НЕ вспомогательного триггера соединены и являются тактовым входом этого триггера, входами сброса и установки которого являются вторые входы первых групп входов по И соответственно первого и второго элементов И-ИЛИ-НЕ этого триггера, инверсный и прямой выходы которого соединены с выходами соответственно второго и первого элементов Й-ИЛИ-НЕ, которые объединены с входами дополнительных групп входов по И соответственно первого и второго элементов И-ИЛИ-НЕ, тактовые входы основного и вспомогательного триггера в каждом из разрядов объединены и соединены с инверсным- выходом вспомогательного триггера предыдущего раз- ряда во всех разрядах, кроме первого, в котором тактовые входы основного и вспомогательного триггеров являются счетным входом последовательного счетчика, прямой выход вспо· могательного триггера соединен с входом сброса основного триггера того же разряда, прямой выход основного триггера соединен с входом сброса вспомогательного триггера, того же разряда, вход установки вспомогатель3 · 1160558
ного триггера которого соединен с инверсным выходом основного триггера, инверсный выход вспомогательного триггера последнего разряда соединен с входом установки основного тригге- 5 ра того же разряда, а инверсный выход основного триггера и прямой выход вспомогательного триггера первого разряда соединены с входами пер’вой группы входов по И элемента 10
И-ИЛИ-НЕ, выход которого является выходом сигнала готовности последовательного счетчика И.
Недостатком известного.последова- тельного счетчика является относи- 15 тельно низкая надежность при разрядностях, превышающих максимально до•пустимый коэффициент объединения по ИЛИ.
20
. Цель изобретения - повышение надежности счетчиков, имеющих разрядность, превышающую максимально допустимый коэффициент объединения по ИЛИ.
,Поставленная цель достигается
„ 25
тем, что в последовательный счетчик, с числом разрядов, превышающим максимально допустимый коэффициент объединения по входам элементов ИЛИ, содержащий в каждом разряде основной и вспомогательный триггеры, каждый ^0 из которых содержит первый и второй элементы И-ИЛЙ-НЕ, в основном триггере выход первого элемента И-ИЛИ-НЕ соединен с первыми входами первой и второй групп входов по И второго ' 35
элемента И-ИЛИ-НЕ и является инверсным выходом основного триггера, прямым выходом которого является выход второго элемента И-ИЛИ-НЕ этого триггера, который соединен с первыми 40 входами первой и второй групп входов по И первого элемента И-ИЛИ-НЕ, вторые входы первых групп входов по И первого и второго элементов И-ИЛЙ-НЕ являются тактовым входом основного 45 триггера, входами сброса и установки которого являются вторые входы вторых групп входов по И соответственно первого и второго элементов И-ИЛИ· · НЕ этого триггера, первые входы пер- 50 вых групп входов по И первого и второго элементов И-ИЛИ-НЕ вспомогательного триггера соединены и являются тактовым входом этого триггера, входами сброса и установки которого 55 являются вторые входы первых групп входов по И соответственно первого и второго элементов И-ИЛИ-НЕ этого
триггера, инверсный и прямой выхода которого соединены с выходами соответственно второго и первого элементов Й-ИЛИ-НЕ, которые объединены с входами дополнительных групп входов по И соответственно первого и второго элементов И-ИПИ-НЕ, тактовые входы основного и вспомогательного триггеров в каждом из разрядов объединены и соединены с инверсным выходом вспомогательного триггера предыдущего разряда во всех разрядах, кроме первого, в котором тактовые входы основного и вспомогательного триггеров являются счетным входом последовательного счетчика,
I
прямой выход вспомогательногд триггера соединен с входом сброса основного триггера того же разряда, прямой выход основного триггера соединен с входом сброса вспомогательного триггера того же разряда, вход установки вспомогательного триггера которого соединен с инверсным выходом основного триггера, инверсный выход вспомогательного триггера последнего разряда соединен с входом установки основного триггера того же разряда, а инверсный выход основного триггера и прямой выход вспомогательного триггера первого разряда соединены с входами первой . группы входов по И элемента.И-ИЛИ-НЕ., выход которого является выходом сигнала готовности последовательного счетчика, в каждый разряд, кроме первого, введен элемент Й-ИЛИ, входы первой группы входов по И коо
торого соединены с инверсным выходом основного и прямым выходом вспомогательного триггера этого разряда, прямой выход основного триггера которого соединен с первым входом второй группы входов по И элемента И-ИЛИ данного разряда, второй вход которой объединен с входом установки основного- триггера данного разряда и соединен во всех разрядах, кроме последнего, с выходом элемента Й-ИЛИ следующего разряда, а выход элемента Й-ИЛИ второго разряда соединен с входом установки основного триггера первого разряда и первым входом второй группы входов по и элемента И-ИЛИ-НЕ , второй вход
которой соединен с прямым выходом основного триггера первого разряда.
5
1160558
На чертеже показана структурная схема последовательного счетчика.
Последовательный счетчик содержит разряды 1-3, в' каждом из которых имеется основной 4 и вспомогательный 5 триггеры, каждый из которых содержит первый 6 и второй 7 элементы И-ИЛИ-НЕ^ в основном триггере 4 выход- первого элемента И-ИЛЙ-НЕ 6 соединен с первыми входами первой и второй групп входов по И второго элемента Й-ИЛИ-НЕ 7 и является инверсным выходом 8 основного триггера 4, прямым выходом 9 которого является выход второго элемента Й-ИЛИ-НЕ 7 этого триггера, который соединен с первыми входами первой и второй групп входов по И первого элемента И-ЙЛИ-НЕ 6, вторые входы первых групп входов по И первого 6 и второго 7 элементов И-ЙЛИ-НЕ· -являются тактовыми входами 10 основ- ’ ного триггера 4, входами сброса ί1 и установки 12 которого являются вторые входы вторых ГРУПП входов по И соответственно первого 6 и второго 7 элементов И-ЙЛИ-НЕ этого триггера, первые входы первых групп входов по Ипервого 6 и второго 7 элементов И-ИЛИ-НЕ вспомогательного триггера
5 соединены и являются тактовым входом 13 этого триггера, входами сброса 14 и установки 15 которого являются вторые входы первых групп входов по И соответственно первого 6 и второго 7 элементов И-ЙЛИ-НЕ этого триггера, инверсный 16 и прямой 17 выходы которого соединены с выходами соответственно второго 7 и первого 6 элементов И-ИЛИ-НЕ, которые объединены с входами дополнительных групп входов по И соответственно первого.
6 и второго 7 элементов И-ИЛИ-НЕ, тактовые входы 10 и 13 основного 4 и вспомогательного 5 триггера в каждом из разрядов объединены и соединены с инверсным выходом 16 вспомогательного триггера 5 предыдущего разряда во всех разрядах, кроме первого, в котором тактовые входы 10 и 13 основного 4 и вспомогательного 5 триггеров являются счетным входом 18 последовательного счетчика, прямой выход 17 вспомогательного триггера 5 соединен с входом 11 сброса основного триггера 4 того же разряда, прямой выход 9 основного триггера 4 соединен с входом 14 сброса зспомога-, тельного триггера 5 того же разрядавход 15 установки вспомогательного триггера 5 которого соединен с инверсным выходом 8 основного триггера 4, инверсный выход 16 вспомогательного триггера 5 последнего разряда соединен с входом 12 установки основного триггера 4 того же разряда, а инверсный выход 8 основного триггера 4 и прямой выход 17 вспомогательного триггера 5 первого разряда 1 соединены с входами первой группы входов по И элемента И-ЙЛИ-НЕ 19, выход которого является выходом 20 сигнала готовности 15 последовательного счетчика. Каждый разряд, кроме первого, содержит также элемент И-ИЛИ 21, входы первой группы входов по И которого соединены с инверсным выходом 8 20 основного 4 и прямым выходом 17 вспомогательного 5 триггера, этого разряда прямой выход 9 основного триггера 4 которого соединен с первым входом второй группы входов по 25 И элемента И-ИЛЙ 21 данного разряда, второй вход которой объединен с входом 12 установки основного триггера 4 данного разряда и соединен во всех разрядах, кроме поЗО следнего, с выходом элемента И-ИЛИ 21 следующего разряда,'а выход элег мента И-ИЛИ 21 второго разряда соединен с входом 12 установки основного триггера 4 первого разряда и первьм входом второй группы входов по И элемента И-ИЛИ-НЕ 19, второй вход которой соединен с прямым выходом 9 основного триггера 4 первого разряда 1.
40 Последовательный счетчик работает следующим образом.
Рассмотрение работы счетчика начнем с последнего разряда 3. При подаче на его счетный вход значения
43 единичного логического сигнала происходит с инвертированием информации из основного триггера 4 разряда 3 13 его вспомогательный триггер 5. Этот процесс завершается тем, что
5® на прямом выходе 17 вспомогательного триггера 5 установится единичное значение логического сигнала при условии, что такое же значение имеется на инверсном выходе 8 основного
55 триггера 4, и в результате на выходе элемента 21 разряда 3 появится единичный логический сигнал. При подаче на счетный вход 22 разряда 3
7 1160558 8
сигнала логического нуля происходит перепись информации из вспомогательного триггера 5 этого разряда в его основной триггер 4. Этот процесс завершается тем, что на прямом 5 9 выходе основного триггера 4 установится нулевой логический сигнал при условии, что такое же значение имеется на прямом выходе 17 вспомогательного триггера 5 и в результа- 10 те на выходе элемента 22 этого разряда появится нулевой логический сигнал.
Таким образом, появление нулевого или единичного логического 15
сигнала на выходе элемента 21 разряда 3 свидетельствуете завершении в этом разряде переходных процессов, вызванных подачей на его счетный вход такого же значения. 20
Разряд 2 работает аналогично рассмотренному, но когда в результате подачи значения сигнала логической единицы на счетный вход 22 разряда 2 происходит запись нуля в 25 его .вспомогательный триггер 5 и на инверсном выходе 16 этого триггера появится единичный логический сигнал, такое же значение появится на выходе элемента 21 разряда 2 только β0 после того, как закончит переключение разряд 3 и на выходе элемента 21 последнего также появится значение единичного логического сигнала. Если же в результате подачи единичного логического сигнала на счетный вход 22 разряда 2 в его вспомогательный триггер 5 записывается единица, то значение единичного логического сигнала на выходе элемента 21 этого разряда появится по окончании записи, независимо от работы разряда 3. Однако в следующей фазе работы разряда 2 при подаче на его счетный вход 22 нулевого лотического сигнала, запись единицы в основной триггер 4 этого разряда произойдет только после того, как закончится переключение разряда 3, вызванное подачей на счетный . вход 22 последнего нулевого логического сигнала с инверсного выхода 16 вспомогательного триггера 5 разряда 2, и на выходе элемента 21 разряда 3 появится значение нулевого логического сигнала. Лишь после этого по завершении записи единицы в основной триггер 4 разряда 2 на выходе, элемента 21 этого разряда появится нулевой логический сигнал.
Таким образом, появление нулевого или единичного логического сигнала на выходе элемента 21 разряда 2 свидетельствует о завершении в этом разряде переходных процессов, вызванных подачей на его счетный вход 22 такого же значения.
При этом переходные процессы в разряде 3 либо также завершены, либо находятся в такой стадии, что смена значения на счетном входе 22 разряда 2 не сможет помешать их правильному завершению, в результате которого будет закончена и очередная фаза работы разряда 2.
Разряд 1 работает аналогично предыдущему с той лишь разницей, что по окончании его переключения, вызванного подачей очередного значения на счетный вход 18 разряда 1 (т.е. счетный вход счетчика), иа выходе элемента 19 устанавливается противоположное значение. Это значение с выхода элемента 19 поступает на вход йнешнего управляющего автомата 23, что вызывает следующее изменение значения на его выходе, а следовательно, на счетном входе 18 счетчика.
Таким образом, каждое изменение значения на счетном входе счетчика происходит только после того, как завершатся переходные процессы в ' разряде 1, а. переходные процессы в β разрядах 2 и 3 либо также завершатся, либо будут находиться, в такой стадии, что это изменение не сможет помешать их правильному завершению, результат которого позволит переключиться первому разряду 1 в следующих фазах работы счетчика, что гарантирует правильность функционирования предложенного счетчика незавиеймд от величин задержек его элементов и их соотношения.
Для реализации предложенного счетчика независимо от числа его разрядов используются только элементы 2И-2ИЛИ-НЕ, т.е. элементы с минимальным числом входов.
1160558
>?Ο
Claims (1)
- ПОСЛЕДОВАТЕЛЬНЫЙ СЧЕТЧИК с числом разрядов, превышающим максимально допустимый коэффициент объединения по входам элементов ИЛИ, содержащий в каждом разряде основнойи вспомогательный триггеры, каждый из которых содержит первый и второй элементы И-ИЛИ-НЕ, в основном триггере выход первого элемента И-ИЛИ-НЕ соединен с первыми входами первой и второй групп входов по И второго элемента И-ИЛИ-НЕ и является инверсным выходом основного триггера, прямым выходом которого является выход второго элемента И-ИЛИ-НЕ этого триггера, который соединен с первыми входами первой'и второй групп, входов по И "первого элемента И-ИЛИ-НЕ, вторые входы первых групп входов по Й первого и второго элементов И-ИЛИНЕ являются тактовым входом основного триггера, входами сброса и установки которого являются вторые входы вторых групп входов по И соответственно первого и второго элементов Й-ИЛИ-НЕ этого триггера, пер- 4 вые входы первых групп входов по Ипервого и второго элементов И-ИЛИ-НЕ вспомогательного триггера соединены * и являются тактовым входом этого триггера, входами сброса и установки которого являются вторые входа первых групп входов по И соответственно первого й второго элементов И-ИЛИ-НЕ этого триггера, инверсные и прямой выходы которого соединены с выходами соответственно второго и первого элементов И-ИЛИ-НЕ, которые объединены с входами дополнительных групп входов по И соответственно первого и второго элементов И-ИЛИ-НЕ( тактовые входы основного и вспомогательного триггеров в каждом из разрядов объединены и соединены с инверсным выходом вспомогательного триггера предыдущего разряда во всех разрядах, кроме первого, в котором тактовые входы основного и ° вспомогательного триггеров являются счетным входом последовательного счетчика, прямой выход вспомогательного триггера соединен с входом сброса основного, триггера того же разряда, прямой выход основного триггера соединен с входом сброса вспомогательного триггера того же разряда, вход установки вспомогательного триггера которого соединен с инверсным выходом основного триггера, инверсный выход вспомогательного триггера последнего разряда соединен с входом установки основного триггера того же разряда, а инверсный выход основного триггера и прямой выход вспомогательного триггера первого разряда соединены с входами первой группы входов по И элемента .1 160558И-ИЛИ-НЕ, выход которого является выходом сигнала готовности последова-1 тельного счетчика, отличающийся тем, что, с целью повышения надежности, в каждый разряд, кроме первого, введен элемент И-ЙЛИ, входы первой группы входов по И которого соединены с инверсным выходом основного и прямым выходом вспомогательного триггера этого разряда, прямой выход основного триггера которого соединен с первым входом второй группы входов по И элемента И-ИЛИданного разряда, второй вход которой объединен с входом установки основного триггера.данного разряда и соединен во всех разрядах, кроме последнего, с выходом элемента И-ИЛИ следущего разряда, а выход элемента Й-ИЛИ второго разряда соединен с входом установки основного триггера первого разряда и первым входом второй группы входов по И элемента И-ИЛИ-НЕ, второй вход которой соединен с прямым выходом основного триггера первого разряда.1
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833569847A SU1160558A1 (ru) | 1983-03-28 | 1983-03-28 | ПОСЛЕДОВАТЕЛЬНЫЙ СЧЕТЧИК с числом разрядов, превышающим максимально допустимый коэффициент объединения по входам элементов ИЛИ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833569847A SU1160558A1 (ru) | 1983-03-28 | 1983-03-28 | ПОСЛЕДОВАТЕЛЬНЫЙ СЧЕТЧИК с числом разрядов, превышающим максимально допустимый коэффициент объединения по входам элементов ИЛИ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1160558A1 true SU1160558A1 (ru) | 1985-06-07 |
Family
ID=21055702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU833569847A SU1160558A1 (ru) | 1983-03-28 | 1983-03-28 | ПОСЛЕДОВАТЕЛЬНЫЙ СЧЕТЧИК с числом разрядов, превышающим максимально допустимый коэффициент объединения по входам элементов ИЛИ |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1160558A1 (ru) |
-
1983
- 1983-03-28 SU SU833569847A patent/SU1160558A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3800129A (en) | Mos desk calculator | |
| GB1053189A (ru) | ||
| US4203543A (en) | Pattern generation system | |
| SU1160558A1 (ru) | ПОСЛЕДОВАТЕЛЬНЫЙ СЧЕТЧИК с числом разрядов, превышающим максимально допустимый коэффициент объединения по входам элементов ИЛИ | |
| US4791599A (en) | Auto-correlation arrangement | |
| EP0130293B1 (en) | Latching circuit array of logic gates | |
| US4149258A (en) | Digital filter system having filters synchronized by the same clock signal | |
| US4387341A (en) | Multi-purpose retimer driver | |
| JPH0616277B2 (ja) | 事象配分・結合装置 | |
| SU1531172A1 (ru) | Параллельный асинхронный регистр | |
| JPH083514B2 (ja) | カウンタ・テスト装置 | |
| SU944114A2 (ru) | Генератор импульсов с управл емой частотой | |
| SU532963A1 (ru) | Асинхронный счетчик | |
| SU1658143A1 (ru) | "Одноразр дный дес тичный сумматор в коде "5421" | |
| SU1405058A1 (ru) | Генератор испытательных кодов | |
| SU1381504A1 (ru) | Микропрограммное устройство управлени | |
| SU1001482A1 (ru) | Счетчик | |
| SU1206807A1 (ru) | Устройство дл построени списка | |
| SU1444769A1 (ru) | Многоканальное устройство дл распределени задачи процессорам | |
| SU1226658A1 (ru) | Делитель частоты | |
| SU1734208A1 (ru) | Многовходовый счетчик | |
| EP0187758A1 (en) | Counting apparatus having independent subcounters | |
| SU1661994A1 (ru) | Синхронный дес тичный счетчик | |
| JP2915912B2 (ja) | 半導体試験装置のパターンシーケンス制御回路 | |
| SU1314335A1 (ru) | Устройство дл сравнени двух чисел |