SU1164899A2 - Устройство тактовой синхронизации - Google Patents

Abstract

УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ по авт. св. № 617856, отличающеес  тем, что, с целью сокращени  времени обнаружени  сбоев синхронизации и повьшени  точности синхронизации, введены два счетчика импульсов и последовательно соединенные вычитающий блок и решающий блок, при этом к входам счетчиков импульсов подключены дополнительные выходы узла коррекции фазы, а выходы счетчиков импульсов подключены к соответствукицим входам вычитающего блока, выход решающего блока подключен к дополнительному входу коммутатора, управл ющий вход решающего блока объ- единен с первым входом анализатора сбоев синхроимпульсов, дополнительный выход накопител  синхросигнала подклю чен ко второму дополнительному входу анализатора сбоев синхроимпульсов и к первому дополнительному входу узла коррекции фазы, к второму входу которого подключен дополнительныйвыход, дискриминатора, а второй выход коммутатора подключен к дополнительному (Л входу накопител  синхросигнала .

Description

05

.и

00

со со Изобретение относитс  к передаче дискретной информации, может быть использовано в устройствах тактовой синхронизации многоканальных модемов с фазоразностной модул цией и  вл  етс  усовершенствованием изобретени  по авт. св. № 617856, Делью изобретени   вл етс  сокращение времени обнаружени  сбоев син хронизации и поньшение точности син хронизации. На фиг, I Представлена структур на  электрическа  схема предлагаемо го устройства тактовой синхронизации на фиг, 2 решакщий блок вариант, Устройство тактовой цинхронизации содержит задающий генератор 1, узел 2 коррекции фазы, делитель частоты 3 дискриминатор 4, блок 5 управлени  модул тором, дополнительный делитель 6 частоты, коммутатор 7, анализатор 8сбоев синхроимпульсов, накопитель 9синхросигнала, модул тор 10, счет чики П и 12 импульсов, вычитающий блок 3, определитель 14 модул , решающий блок 15, В составрешающего блока 15 вход т компаратор Г6, триг гер 17, счетчик 18 контрол  и счетчи 19 интервала контрол . Устройство тактовой синхронизации работает следующим образом. Счетчики II, 12 импульсов считаю сигналы коррекции фазы Добавление и Вычитание соответственно, после чего показани  счетчиков вычитаютс  в вычитающем блока 13 и определител 14 модул  находит модуль разности сигналов коррекции, В решающем бло ке 15 определ етс , превышает ли величина модул  разности устанавли ваемый порог П, Если порог не превышает, то компаратор 16 запреща ет режим контрол  В этом случае решающий блок 15 не выдает сигнал контрол  на коммутатор 7, С выхода узла 2 коррекции фазы поступает коррективна  частота f на делитель 3 частоты, в котором ежепосылочно вырабатываютс  импульсы интервалов временной прив зкиг интегрирование (и) хранение (X), сброс (С) и различные импульсы дешифрации (Дш), Эти импульсы поступают на дискриминатор 4, накопитель 9 синхросигнала и через коммутатор 7 - на дополнитель- .ный делитель 6 частоты. На другие входы дискриминатора 4 и накопител  9 синхросигнала попада ет входной рабочий сигнал S- через коммутатор 7, Дискриминатор 4 выдает знаковую функцию Sing на узел коррекции фазы 2, по которому он вырабатьшает импульсы добавлени вычитани . Накопитель 9 синхросигнала вырабатывает строб на ана- . лизатор 8 сбоев синхроимпульсов и сигнал Рассинхронизаци , поступающий на индикацию в анализатор 8 сбоев синхроимпульсов, а также на узел 2 коррекции фазы дл  быстрого вхождени  в синхронизм. Если порог в решающем блоке 15 превьпиен модулем разности сигналов коррекции, то компаратор 16 вырабатывает сигнал, разрешающий режим кон трол . Триггер 17 становитс  в рабочее состо ние. Из импульсов (ХМВ), вырабатываемых дополнительным делителем 6 частоты, счетчик 18 контрол  вырабатывает интервал контрол , а счетчик 19 интервала контрол  задает периодичность следовани  цикловконтрол , С выхода решающего блока 13 сигнал контрол  поступает на KONT мутатор 7, прерывающий управление от делител  3 частоты на дополнительный делитель 6 частоты, а также выключает подачу рабочего сигнала SP и подключает проверочный сигнал S точки на дискриминатор 4 и накопитель 9 синхросигнала. Проверочный сигнал точки подаетс  с выхода анализатора 8 сбоев. синхроимпульсов, В режиме контрол  устройство работает по этому сигналу . После проведени  цикла контрол , управл емого счетчикомЛ8 контрол , синхронизаци  снова переходит в рабочий режим с периодом, задаваемым счетчиком 19 интервала контрол . Порог П выбираетс  экспериментально , поскольку зависит как от стабильности (К) генераторов в модул торе и демодул торе модема, так и от качества канала св зи и величины защитного интервала 1 , предназначенного дл  борьбы с переходными процессами между посылками и с Групповым временем замедлени , имеющим место в канале св зи в многоканальных модемах, длительность посылки Т„ велика (по сравнению с од ноканальными, последовательными модемами ) и составл ет в данном случае 20 мс при защитном интервале fi 3 мс, С другой стороны, уровень П зависит от допустимого времени контрол  синхронизации, т.е. от вре мани поддержани  синфазности также завис щего от К. t в многоканальных модемах обы но больше 10 с и практически ограничиваетс  временем контрол  синхро низации, соизмеримым с временем усреднени  сигналов коррекции, т.е. в пределах 10-20 посыпок сигналов. В данном сдучае это врем  не превышает 320 Cj а порог П составл ет 20-30% от числа сигналов коррекции усредн емых посылок. Благодар  тому, что введен посто нный анализ ситуации в канале св з стало возможным отказатьс  от прове Дани  контрол  сихронизма циклами на прот жении всего времени работы модема, в результате чего разрешилось противоречие, которое имелось в прототипе, не позвол вшее одновременно и ускорение обнаружени  неист правности, и повьшгение точности синхронизации описани . В предлагаемом устройстве текзшщй контроль осуществл етс  только при возникновении , аварийной ситуации и непосредственно после ее возникновени . Это сокращает врем  обнаружени  сбоев синхронизации , а отсутствие состо ни  Контроль при нормальной работ улучшает точность синхронизации.

75 1 -

f

ffu&f.  онпгр.

П

,I iPue.S

Claims (1)

1. УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ по авт. св. № 617856 лич целью сбоев ности счетчика импульсов и последовательно соединенные вычитающий блок и решающий блок, при этом к входам счетчиков ,от — а ю щ е е с я тем, что, с сокращения времени обнаружения синхронизации и повышения точ— синхронизации, введены два импульсов подключены дополнительные выходы узла коррекций фазы, а выходы счетчиков импульсов подключены к соответствующим входам вычитающего блока, выход решающего блока подключен к дополнительному входу коммутатора, управляющий вход решающего блока объединен с первым входом анализатора сбоев синхроимпульсов, дополнительный выход накопителя синхросигнала подключен ко второму дополнительному входу анализатора сбоев синхроимпульсов и к • первому дополнительному входу узла коррекции фазы, к второму входу которого подключен дополнительный выход, дискриминатора, а второй выход коммутатора подключен к дополнительному входу накопителя синхросигнала·.· 'Л

   00 со со /

   1164899 2