SU1166149A1 - Устройство дл определени момента изменени свойств случайного процесса - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МОМЕНТА ИЗМЕНЕНИЯ СВОЙСТВ СЛУЧАЙНОГО ПРОЦЕССА, содержащее первый элемент задержки, квадратор, блок вычитани , первый сумматор и блок сравнени , отличающеес  тем, что, с целью расширени  класса решаемых задач и повышени  точности и быстродействи , в него введены блок буферной пам ти , формирователь адреса, два элемента задержки, второй сумматор, два блока посто нной пам ти, четыре накапливающих сумматора, четыре блока умножени , два регистра константы, блок делени  и генератор тактовых импульсов, вход которого объединен с входом первого элемента задержки , первым входом первого сумматора и  вл етс  входом устройства, выход генератора тактовых импульсов соединен с тактовыми входами первого и второго накапливающих сумматоров, тактовым входом блока буферной пам ти и входом формировател  адреса, выход которого соединен с адресными входами блоков посто нной пам ти и блока буферной пам ти, информационный вход которого подключен к выходу первого элемента задержки, выход блока буферной пам ти подключен к I первым входам первого и второго блоков умножени , вторые входы которых подклю (Л чены соответственно к выходам первого и второго блоков посто нной пам ти, выходы первого и второго блоков умножени  соединены соответственно с информационными входами первого и второго накапливающих сумматоров, выход первого из которых соединен с вторым входом первого сумматора, выход которого соединен с первым входом а третьего блока умножени , второй вход коOi торого объединен с входом квадратора и подключен к выходу второго накапливающего сумматора, выход третьего блока умножени  через последовательно соединенные тре«х тий накапливающий сумматор и второй элемент задержки подключен к первому информационному входу второго сумматора , второй информационный вход которого подключен к выходу четвертого блока умножени , управл ющий вход второго сумматора объединен с управл ющими входами четвертого блока умножени , блока делени  и подключен к управл ющему выходу блока вычитани , выход второго сумматора соединен с первым входом блока сравнени , второй вход которого подключен к выходу первого регистра константы, выход блока

Description

сравнени   вл етс  выходом устройства, первый информационный вход четвертого блока умножени  подключен к выходу третьего блока умножени , второй информационный вход четвертого блока умножени  подключен к выходу блока делени , первый информационный вход которого подключен к выходу третьего элемента задержки, второй информационный вход блока делени 

объединен с входом четвертого-накапливающего сумматора и подключен к выходу квадратора , выход четвертого накапливающего сумматора соединен с первым входом блока вычитани , второй вход которого подключен к выходу второго регистра константы, информационный выход блока вычитани  соединен с входом третьего элемента задержки .

Изобретение относитс  к технической кибернетике и может быть использовано дл  определени  момента скачкообразного изменени  вида коррел ционной функции случайного процесса в опознающих устройствах различного назначени , системах управлени  и лини х св зи.

Целью изобретени   вл етс  расширение класса решаемых задач и повышение быстродействи  и точности определени  момента разладки.

На чертеже представлена блок-схема устройства.

Устройство содержит генератор 1 тактовых импульсов, первый элемент 2 задержки , блок 3 буферной пам ти, формирователь 4 адреса, первый сумматор 5, первый накапливающий сумматор 6, первый блок 7 умножени , первый блок 8 посто нной пам ти , второй блок 9 посто нной пам ти, второй блок 10 умножени , второй накапливающий сумматор 11, третий блок 12 умножени , квадратор 13, третий накапливающий сумматор 14, первый регистр 15 хранени  константы, второй регистр 16 хранени  константы, второй элемент 17 задержки, третий элемент 18 задержки, блок 19 вычитани , четвертый накапливающий сумматор 20, блок 21 сравнени , второй сумматор 22, блок 23 умножени  и блок 24 делени .

Входом предлагаемого устройства  вл етс  вход генератора 1 тактовых импульсов , объединенного с первым входом первого сумматора 5 и входом элемента 2 задержки , подсоединенного своим выходом к информационному входу блока 3 буферной пам ти. Выход генератора 1 тактовых импульсов подключен к тактовому входу блока 3 буферной пам ти, к входу формировател  4 адреса, к тактовому входу первого накапливающего сумматора 6 и к тактовому входу второго накапливающего сумматора 11, выход блока 3 буферной па.м ти подключен к первому информационному входу первого блока 7 умножени  и к первому информационному входу второго блока 1 умножени , выход формировател  4 адреса подключен к управл ющему входу блока 3 буферной пам ти, к адресному входу первого блока 8 посто нной пам ти и к адресному входу второго блока 9 посто нной пам ти, выход первого блока 8 посто нной пам ти подсоединен к второму информационному входу первого блока 7 умножени , выход которого подключен к информационному входу первого накапливающет сумматора 6, выход которого подключен к второму входу первого сумматора 5, выход второго блока 9 посто нной пам ти подсоединен к второму информационному

5 входу второго блока 10 умножени , выход которого подключен к информационному входу второго накапливающего сумматора 11, выход которого подключен к входу квадратора 13 и к соответствующему информационному входу третьего блока 12 умножени , подключенного другим информационным входом к выходу первого сумматора 5, выход квадратора 13 подсоединен с одному из информационных входов блока 24 делени  и к входу четвертого накапливающего

сум.матора 20, выход которого подключен к первому информационному входу блока 19 вычитани , подсоединенного вторым информационным входом к выходу соответствующего регистра 15 хранени  константы, управл ющий выход блока 19 вычитани 

подключен к управл ющему входу блока 24 делени , другой информационный вход которого подключен через второй элемент 18 задержки к информационному выходу блока 19 вычитани , к управл ющему входу четвертого блока 23 умножени  и к управл ющему входу второго сумматора 22, выход блока 24 делени  подключен к соответствующему информационному входу четвертого блока 23 умножени , выход третьего блока 12 умножени  подсоединен к

0 входу третьего накапливающего сумматора 14 и к другому информационному входу

четвертого блока 23 умножени , выход которого подсоединен к одному из информационных входов второго сумматора 22, другой информационный вход которого через другой элемент 17 задержки подключен к выходу третьего накапливающего сумматора 14, выход второго сумматора 22 подключен к первому информационному входу блока 21 сравнени , подключенного вторым информационным входом к выходу первого регистра 15 хранени  константы.

В основу работы предложенного устройства положен следующий алгоритм.

Известно (4), что любой стационарный случайный процесс можно описать рекуррентным уравнением пор дка Р, на этом основании поступающий на вход предлагаемого устройства случайный процесс опишем уравнением

XjVi AiXj +A2 j-i+-.-+AjprjVi-p + ., до момента разладки t Э и уравнением

Xj.i,Xjt isXj-lt...,., + jVj

после момента разладки t 9 (отметим, что, как указано в (5), пор док процесса р на практике не превышает двойки, т.е. Р«2). Здесь отсчеты шума i независимы, имеют нулевое среднее значение и дисперсию бш , причем веро тностное распределение произвольно, два набора известных значений параметров Ai ..., Лр и , ...,р характеризуют коррел ционную функцию случайного процесса соответственно до и после момента разладки 9 , xj - j-й отсчет случайного, процесса.

Дл  обнаружени  разладки случайного процесса примен етс  така  модификаци  метода наименьших квадратов, когда длительность каждого отдельного интервала наблюдени , завершающегос  вынесением решени  о наличии или отсутствии разладки , не фиксируетс  заранее, а определ етс  (последовательно, в ходе наблюдени  процесса) величиной, характеризующей различи  статистической структуры процесса до и после разладки. Процедура обработки наблюдений (выборочных значений случайного процесса)  вл етс  последовательной процедурой типа Вальда (3), при этом, как и у Вальда, используетс  два посто нных порога, предназначенных дл  выполнени  другой роли, чем в процедуре Вальда. Первый порог Н служит дл  определени  либо необходимости проведени  еще одного на-. блюдени  (или нескольких наблюдений) случайного процесса, либо достаточности имеющегос  числа наблюдений дл  того, чтобы перейти к этапу вынесени  решени  о наличии либо отсутствии разладки случайного процесса. Собственно решение о наличии разладки случайного процесса выноситс  при превышении второго порога сГ,

если же второй порог не превышен, выноситс  решение об отсутствии разладки.

Моменты Ti, i 0,l,2,..., в которые может быть прин то решение о разладке, определ ютс  последовательно в процессе наблюдени  случайного процесса по следующим соотношени м Со О,

(; - пш{к ГмМ:211 У)н,

где.Н,-,М

0) -Л J ху -... -f (t,-Ap) xy.i-j.;

- посто нный порог, определ емый допустимым запаздыванием момента обнаружени  разладки, которое определ етс  веро тностью пропуска сигнала, Рдс и допустимой величиной веро тности ложной тревоги Рлт.

В момент ti определ етс  величина

Ti

y. ir: di(i)(. ili-s- l -

fi, еслиТ,-- « .

diG)

lH-i: ftj)J/tU.),

при превышении которой порога S, т.е. при выноситс  решение о наличии разладки , в противном же случае (при ) выноситс  решение об отсутствии разладки случайного процесса, поступившего на вход устройства.

Значени  порогов Н и 5 о предел   юте   из следуюших соотношений (6)

H6ii.

ш

ш

s. -- .(

РЛГ «

Работа устройства основана на том, что среднее значение величин ух измен етс  после разладки на известную величину Н (т.е. с - -3- ДО разладки на +

после разладки), а дисперси  величин не превосходит Н бщ (8). Знание величины Н изменени  среднего значени  и верхней границы дисперсии последовательности {у/|, .2... позвол ет выбрать такое пороговое

5 значение из интервала (- , -«-) что превышение величинами выбранного таким образом порога t5 будет происходить достаточно редко до разладки (это эквивалентно малому числу ложных тревог) и достаточно часто после разладки (это эквивалентно большой веро тности правильного обнаружени  разладки) исследуемого случайного процесса. Такой выбор порогов Н и S обеспечивает по сравнению с предлагаемым устройством более надежное обнаружение одной или нескольких разладок расширенного класса случайных процессов, а также большую быстроту и точность их обнаружени . Больша  быстрота и точность обнаружени  разладок предлагаемым устройством обеспечивают тем, что требуемой точности обнаружени  разладки соответствует вполне определенна  длительность интервала наблюдени , выражающа с  в тех различи х статистических характеристик (до разладки и после разладки) случайного процесса , которые нужно накопить дл  достижени  требуемой точности. В известном устройстве выбор малого интервала наблюдени  обеспечивает быстрое обнаружение разладки, но и обуславливает малую величину накапливаемых различий статистических характеристик исследуемого процесса, что ведет к увеличению числа ложных срабатываний и, следовательно , к ухудшению точности, дл  увеличени  же точности необходимо выбирать интервал наблюдени  неопределенно боль- шим, что уменьшает быстроту обнаружени  разладки случайного процесса. Устройство работает следуюш.им образом . Квантованные по времени и уровню входные реализации наблюдаемого случайного процесса (СП), xj j 0,l,2... запускают генератор 1 тактовых импульсов (фиг. 1) и одновременно поступают на вход первого элемента 2 задержки и на первый информационный вход первого сумматора 5. Вход ные сигналы х задерживаютс  первым элементом 2 задержки на один такт, приобрета  вид XjVi, j l,2... и поступают с его выхода на информационный вход блока 3 буферной пам ти 7, представл ющего собой сдвигающий регистр, где последовательно записываетс  в р числовых  чеек сдвигающего регистра, запись осуществл етс  на каждом такте по тактовым импульсам, поступающим с выхода генератора 1 тактовых импульсов на тактовый вход блока 3 буферной пам ти. По мере поступлени  сигналов Xj, j 0,1.2..., в р числовых  чеек блока 3 буферной пам ти, эти сигналы подаютс  с выхода блока 3 буферной пам ти на первые информационные входы первого и второго -блоков 7 и 10 блоков умножени , на вторые информационные входы которых поступают выходные сигналы соответственно с блоков 8 и 9 посто нной пам ти. Таким образом, сигнал U в регистре блока 3 буферной пам ти на (j + l)-OM такте имеет следующий вид (при чтении слева направо, когда крайн   лева   чейка сдвигающего регистра всегда содержит старший разр д) ху, ..., Xj+ , j 0,1,2... В каждом из блоков 8 и 9 посто нной пам ти имеетс  р-разр дный регистр, в  чейки которых соответственно записываютс  следующие априорно известные наборы (при чтении слева направо) Л-Л,,..., jUb-A. , причем наборы констант Л ..., А ,... известны заранее и характеризуют параметры коррел ционной функции СП поступаю .щего на вход устройства соответственно до и после разладки. Выходные сигналы U блока 4 формировани  адреса, запускаемого по входу импульсами с выхода генератора 1 тактовых импульсов ,  вл ютс  адресными и поступают на адресные входы блока 3 буферной пам ти блоков 8 и 9 посто нной пам ти. Поел поступлени  адресных сигналов U формируютс  выходные сигналы U, Uj и Ug, причем сигналы U j и U перемножаютс  в первом блоке 7 умножени , а сигналы Uj и Ug перемножаютс  во втором блоке 10 умножени . После окончани  умножений выходные сигналы Uy и Uj, указанных блоков умножени  поступают соответственно на информационные входы накапливающего сумматора 6 и накапливающего сумматора П, в которых осуществл етс  последова-. тельное суммирование на каждом такте, причем в конце каждого такта накапливаю щие сумматоры 6 и 11 должны быть приведены в исходное состо ние, соответствующее нулевым выходным сигналам Uj и U«.Ha (j-f 1)-м такте сигналы Ug и Uji имеют с дедующий вид 4 (xj-in); Uu l: ( -Ai+)-Xj,i.i м Так как первый сумматор 5 осуществл ет параллельное суммирование сигналов 14 и Uj поступающих соответственно на его первый и второй информационные входы, то на первый информационный вход третьего , блока 12 умножени  поступает сигнал и следующего вида и XJ.I -f Ue , причем на второй информационный вход блока 12 умножени  поступает сигнал U/j. Одновременно сигнал U поступает на вход квадратора 13, где перемножаетс  сам .на себ  и в виде выходного сигнала U (Ц ) одновременно поступает на вход четвертого накапливающего сумматора 20 и на соответствующий информационный вход блока 24 делени . Накапливающий сумматор 20 в процессе последовательного суммировани  входных сигналов формирует, напри.мер, на (j + l)-oM такте сигнал U(, 2 (U )f который поступает на первый вход блока 19 вычитани , на второй информационный вход которого подаетс  значение константы Я, хран щейс  во втором регистре 16 константы. С помощью порогового значени  Н последовательно формируютс  интервалы наблюдений, завершающиес  вынесением решени  о наличии или отсутствии раз ладки. Сигнал с информационного выхода блока 19 вычитани  имеет на (j + l)-oM такте следуктщий вид и,, и„ - Ц Сигнал после задержки на один такт вторым элементом 12 задержки подаетс  на соответствующий информационный вход блока 24 делени , который срабатывает при поступлении на его управл ющий вход незадержанного сигнала с выхода блока 19 вычитани . Одновременно управл ющие сигналы Ujj поступают на управл ющие входы четвертого блока 23 умножени  и второго сумматора 22 дл  их запуска. Сигнал с выхода блока 24 делени  поступает на соответствующий информационный вход четвертого блока 23 умножени , на другой информационный вход которого поступает сигнал Ui4 с выхода третьего блока 12 умноВь1ходнои

сигнал- решение жени , причем сигнал Uu поступает также на вход третьего накапливающего сумматора 14. Сигнал Uit с выхода третьего накапливающего сумматора 14 через второй элемент 17 задержки подаетс  на первый информационный вход второго су.мматора 22 осуществл ющего параллельное суммирование , причем на второй информационный вход второго сумматора 22 поступает сигнал IJ информационного выхода четвертого блока 23 умножени , сигнал Uja с выхода сумматора 22 поступает на первый информационный вход блока 2 сравнени , на второй информационный вход которого подаетс  значение константы 5. хран щейс  в первом регистре 15 хранени  константы, причем к началу следующего такта сигналов Ugj, должно быть осуществлено приведение в исходное состо ние (сброс третьего и четвертого накапливающих су.мматоров 14 и 20), соответствующее нулевым выходным сигналам и,4 и Lao. Сигнал-рещение по вл етс  на вы.ходе блока 21 сравнени  лишь в тот момент, когда сигнал Li2 превышает значение Г, по вление сигнала означает прин тие устройство.м ре нени  о наличии разладки случайного процесса, поступающего на его вход.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МОМЕНТА ИЗМЕНЕНИЯ СВОЙСТВ СЛУЧАЙНОГО ПРОЦЕССА, содержащее первый элемент задержки, квадратор, блок вычитания, первый сумматор и блок сравнения, отличающееся тем, что, с целью расширения класса решаемых задач и повышения точности и быстродействия, в него введены блок буферной памяти, формирователь адреса, два элемента задержки, второй сумматор, два блока постоянной памяти, четыре накапливающих сумматора, четыре блока умножения, два регистра константы, блок деления и генератор тактовых импульсов, вход которого объединен с входом первого элемента задержки, первым входом первого сумматора и является входом устройства, выход генератора тактовых импульсов соединен с тактовыми входами первого и второго накапливающих сумматоров, тактовым входом блока буферной памяти и входом формирователя адреса, выход которого соединен с адресными входами блоков постоянной памяти и блока буферной памяти, информационный вход которого подключен к выходу первого элемента задержки, выход блока буферной памяти подключен к первым входам первого и второго блоков умножения, вторые входы которых подключены соответственно к выходам первого и второго блоков постоянной памяти, выходы первого и второго блоков умножения соединены соответственно с-информационными входами первого и второго накапливающих сумматоров, выход первого из которых соединен с вторым входом первого сумматора, выход которого соединен с первым входом третьего блока умножения, второй вход которого объединен с входом квадратора и подключен к выходу второго накапливающего сумматора, выход третьего блока умножения через последовательно соединенные третий накапливающий сумматор и второй элемент задержки подключен к первому информационному входу второго сумматора', второй информационный вход которого подключен к выходу четвертого блока умножения, управляющий вход второго сумматора объединен с управляющими входами четвертого блока умножения, блока деления и подключен к управляющему выходу блока вычитания, выход второго сумматора соединен с первым входом блока сравнения, второй вход которого подключен к выходу первого регистра константы, выход блока

   6171991 I^я AS сравнения является выходом устройства, первый информационный вход четвертого блока умножения подключен к выходу третьего блока умножения, второй информационный вход четвертого блока умножения подключен к выходу блока деления, первый информационный вход которого подключен к выходу третьего элемента задержки, второй информационный вход блока деления объединен с входом четвертого накапливающего сумматора и подключен к выходу квадратора, выход четвертого накапливающего сумматора соединен с первым входом блока вычитания, второй вход которого подключен к выходу второго регистра константы, информационный выход блока вычитания соединен с входом третьего элемента задержки.