SU1176332A1 - Устройство дл обнаружени сбоев синхронизируемой цифровой системы - Google Patents

Устройство дл обнаружени сбоев синхронизируемой цифровой системы Download PDF

Info

Publication number
SU1176332A1
SU1176332A1 SU843711914A SU3711914A SU1176332A1 SU 1176332 A1 SU1176332 A1 SU 1176332A1 SU 843711914 A SU843711914 A SU 843711914A SU 3711914 A SU3711914 A SU 3711914A SU 1176332 A1 SU1176332 A1 SU 1176332A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
inputs
counter
Prior art date
Application number
SU843711914A
Other languages
English (en)
Inventor
Владимир Ахатович Фатхи
Original Assignee
Ростовское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Главн.Марш.Артиллерии Неделина М.И.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ростовское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Главн.Марш.Артиллерии Неделина М.И. filed Critical Ростовское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Главн.Марш.Артиллерии Неделина М.И.
Priority to SU843711914A priority Critical patent/SU1176332A1/ru
Application granted granted Critical
Publication of SU1176332A1 publication Critical patent/SU1176332A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

УСТРОИСТЮ ДЛЯ ОБНАРУ«(ЕНИЯ СБОЕВ СИНХРОНИЗИРУЕМОЙ ЦИФРОВОЙ СИСТЕМЫ , содержащее элемент ИЛИ-НЕ, h. узлов контрол , каждый из которых содержит триггер, первый элемент И-НЕ, первый элемент И, элемент индикации , причем в каждом блоке контрол  входы первого элемента И  вл ютс  соответственно синхронизирующим и управл ющим входами блока контрол , выход первого элемента И-ПЕ св зан с тактовым входом триггера, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет определени  количества переходов при сбо х, вызванных логическими сост зани ми , в каждый узел контрол  введены второй элемент И, второй элемент И-НЕ, счетчик, два одновибратора , причем входы одновибраторов объединены и подключены к выходу соответствующего блока контрол , выходы первого и второго одновибра- торов св заны с соответствующими входами второго элемента И, выход которого соединен со счетным входом счетчика, сбросовый вход которого св зан с входом начальной установки устройства, синхронизирующий вход счетчика соединен с выходом первого элемента И, выходы разр дов счетчика подключены к соответствующим i входам второго элемента И-НЕ и к входам элемента индикации, выход вто-г (Л рого элемента И-НЕ св зан с первым С входом первого элемента И-НЕ, второй вход которого св зан с синхронизирующим входом соответствующего блока контрол , сбросовый вход триггера св .зан с входом начальной установки устройства, установочный вход триггера св зан с инверсным выходом триггера , пр мой выход которого подключен к соответствующему входу элемента ИПИ-НЕ, выход которого  вл етс  управл кхцим выходом устройства.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  диагностировани  цифровых систем по сбо м.
Цель изобретени  - расширение функциональных возможностей устройства за счет определени  количества переходов при сбо х, вызванных логическими сост зани ми сигналов.
На чертеже приведена структурна  схема устройства дл  обнаружени  возникновани  сбоев синхронизируемой цифровой системы.
Предпагаемое устройство дл  обнаружени  возникновени  сбоев содержит элемент ИЛИ-НЕ 1, узлы 2 контрол , блок 3 синхронизации контролируемой систэмы, блоки 4 контролируемой системы , два одноврибратора 5 и 6, двоичный счетчик 7, триггер 8, элементы И 9 и 10, первый элемент ИПЕ 11, второй элемент И-НЕ 12, блок индикации 13, вход 14 синхронизации узла 2 контрол , вход 15 управлени  узла 2 контрол , информационный вход 16 узла 2 контрол , вход 17 начальных установок узлов 2 контрол  выход 18 устройства, вход 19 начальной установки устройства.
Предлагаемое устройство предназначено дл  обнаружени  сбоев, возникающих , в частности, из-за логических сост заний в. цифровых синхронизируемых системах. Они в случае их критичности сопровождаютс  крат ковре мен ными изменени ми выходных сигналов блоков во врем  действи  синхроимпульса , т.е. выходной сигнал не остаетс  неизменным во врем  действи  синхроимпульса, а измен етс  либо как 1-0-1, либо 0-1-0. Принцип действи  предлагаемого устройства основан на обнаружении таких переходов и подсчете их числа.
Устройство работает следукщим образом.
Вначале работы по входу 17 начальной установки устройства все узлы 2 контрол  устанавливаютс  в начальное положение. Счетчик сбрасываетс  в ну левое состо ние. На пр мом выходе триггера устанавливаетс  О, а на инверсном выходе и разрешающем входе V устанавливаетс  1, перевод ща  триггер в открытое состо ние. На выкоде элемента Н-НЕ 11 устанавливаетс  1, на выходе элемента И-НЕ 12 л счетном входе триггера устанавливаетс  О. Посредством элемента ИЛИНЕ 1 на всех входах 15 управлени  узлов 2 контрол  устанавливаютс  сигналы 1.
Если в цифровой системе нет сбоев то устройство функционирует следующим образом.
С блока 3 синхронизации контролируемой системы на один из рабочих блоков 5 контролируемой системы и на один из узлов 2 контрол  поступает синхроимпульс. На выходе блока 4 устанавливаетс  сигнал 1 или О пусть по переднему фронту синхроимпульса . Это переключение в исправной системе происходит возможно с некоторой задержкой, но далее в процессе действи  синхроимпульса изменени  на выходе не происходит. Поступление синхроимпульса (уровень сигнала 1) на вход 14 синхронизации узла контрол  вызывает по вление.сигнала 1 на выходе элемента И 9, который переводит счетчик 7 в открытое состо ние . По этой причине становитс  возможной реакци  счетчика 7 на изменение сигнала на счетном входе, который подключен через элемент ИНЕ 11 и два одновибратора к информационному входу 16 узла 2 контрол . При исправном функционировании блока 5 на счетном входе счетчика 7 присутствует сигнал О, поскольку сигналы 1, поступающие на входы элемента И 10 с выходов одновибраторов 5 и 6 не по вл ютс  одновременно , так как один одновибратор вьщает сигнал 1 определенной длительности fco по переключению сигнала на входе из О в 1, а другой - Гсо из 1 в о. Д так как длительность СсоСИГ нала на выходах одновибратора выбираетс  из зависимости С «Т ,
f длительность синхросигнагде
ла, что достигаетс  соответствующей настройкой одновибраторов путем подключени  к соответствующим выводам конструкции элементов RC-цепочек , то при исправной работе блока 4 на выходе одной части сдвоенного одновибратора по вл етс  сигнал 1 длительностью Т(;р« при переключении выхода блока 4 по переднему фронту синхросигнала, когда переключаетс  сигнал на выходе блока 4, например из 1 в О, а на другом в некоторый другой момент времени также при по влении переднего фронта синхроимпульса переключение из О в 1 возможно в следующем такте или через несколько тактов воздействи  синхроимпульсов, что зависит от логики работы блока 4.
Таким образом, нормальные измене-, ни  сигналов на выходе блока 4 при исправной работе, происход щие под действием тактирующих синхросигналов на счетный вход счетчика 7 не поступают, так как длительность fj.p синхросигналов намного больше длительности сигналов на выходах одновибраторов 5 и 6. Отсюда видно, что при отсутствии сбоев в цифровой сиеW -
теме состо ние всех узлов 2 контрол  не измен етс .
При возникновении сбо  в цифровой системе с блока 3 синхронизации контролируемой цифровой системы на один из рабочих блоков 4 и на один из узлов 2 контрол  поступает синхроимпульс , как и прежде. Но в этом случае на выходе блока 4 сигнал не устанавливаетс  в однозначное состо ние по переднему фронту синхроимпульса, а измен етс  от О к 1,либо наоборот , возможно многократно. При этом изменении сигналов из О в 1 первый одновибратор 5 на своем выходе вьщает сигнал 1 длительностью fco а при изменении сигнала из 1 в О другой одновибратор 5 вьздает сигнал 1 длительностью f , при этом, поскольку сигналы сбоев по вл ютс  в виде бросков сигнала, или другими словами в виде игл и имеют как передний фронт, так и срез, то сигналы 1 с пр мых выходов одновибраторов 5 и 6 перекрываютс  во времени, и на врем  перекрыти  на выходе элемента И 10 по вл етс  сигнал 1 с длительностью , равной времени перекрыти  сигналов 1 с пр мых выходов одновираторов . Сигнал 1 поступает на счетный вход счетчика 7, который отсчитывает число переходов 0-1-0 либо 1-0-1. Первый такой переход вызывает по вление 1 на одном из выходов счетчика (в младшем разр де), это вызывает переключение элемента И-НЕ 11, и на его выходе по вл етс  сигнал О. С этого момента дальнейшие изменени  состо ни  счетчик 8
при подсчете числа переходов, рассмотренных ранее, не могут изменить .состо ние элемента Н-НЕ 11, так как хот  бы на одном из его входов присутствует сигнал 1 при любом состо нии счетчика 7 в режиме счета С выхода элемента Н-НЕ 11 сигнал О поступает на первый вход элемента И-НЕ 12, однако переключени  элемента И-НЕ 12 не происходит, так как на втором его входе присутствует сигнал 1 синхроимпульса . По этой причине триггер 8, вход которого соединен с выходом элемента И-НЕ 12 не может переключитьс  и находитс  в начальном состо нии . Как только заканчиваетс  синхроимпульс , что равносильно по влению сигнала 1 на входе 14 синхронизации узла 2 контрол , на выходе элемента И 9 по вл етс  сигнал О, который поступает на разрешающий вход счетчика 7, в результате чего счетчик 7 перестает реагировать на сигналы, поступакщие на его счетный вход. Одновременно сигнал О со входа 14 синхронизации узла 2 контрол  поступает на второй вход элемента ИНЕ 12 и вызывает срабатывание триггера 8, на пр мом его выходе по вл етс  сигнал 1, а на инверсном Так как инверсный выход триггера 8 соединен с его управл ющим входом V, то триггер переходит в закрытое состо ние и перестает реагировать на сигналы, поступаюпо1е на его вход Т. Сигнал 1 с пр мого выхода триггера 8 поступает на соответствующий вход элемента ИГШ-НЕ 1 и вызывает его переключение, при , этом сигнал О с его выхода поступает на вход 15 управлени  узлов 2 контрол . На выходах элементов И 9 устанавливаетс  сигнал О, который поступает на управл ющие входы счетчиков 7, в результате чего они перестают реагировать на сигналы, поступающие на их счетные входы. Состо ни  счетчиков 7 отображают блокр индикации 13.
С выхода 18 устройства сигнал о воз шкновенни сбо  Может передавать с  в блок управлени  цифровой сие- темой дл  фиксации такта, на котором произошел сбой.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ СБОЕВ СИНХРОНИЗИРУЕМОЙ ЦИФРОВОЙ СИСТЕМЫ, содержащее элемент ИЛИ-HE, h. узлов контроля, каждый из которых содержит триггер, первый элемент И-НЕ, первый элемент И, элемент индикации, причем в каждом блоке контроля входы первого элемента И являются соответственно синхронизирующим и управляющим входами блока контроля, выход первого элемента И-НЕ связан с тактовым входом триггера, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет определения количества переходов при сбоях, вызванных логическими состязаниями, в каждый узел контроля введены второй элемент И, второй эле мент И-НЕ, счетчик, два одновибратора, причем входы одновибраторов объединены и подключены к выходу соответствующего блока контроля, выходы первого и второго одновибраторов связаны с соответствующими входами второго элемента И, выход которого соединен со счетным входом счетчика, сбросовый вход которого связа!н с входом начальной установки устройства, синхронизирующий вход счетчика соединен с выходом первого элемента И, выходы разрядов счетчика подключены к соответствующим входам второго элемента И-НЕ и к входам элемента индикации, выход вто-: рого элемента И-НЕ связан с первым входом первого элемента И-НЕ, второй вход которого связан с синхронизирующим входом соответствующего блока контроля, сбросовый вход триггера связан с входом начальной установки устройства, установочный вход триггера связан с инверсным выходом триггера, прямой выход которого подключен к соответствующему входу элемента ИЛИ-HE, выход которого является управляющим выходом устройства.
    >
    1 .1176332 2
SU843711914A 1984-03-19 1984-03-19 Устройство дл обнаружени сбоев синхронизируемой цифровой системы SU1176332A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843711914A SU1176332A1 (ru) 1984-03-19 1984-03-19 Устройство дл обнаружени сбоев синхронизируемой цифровой системы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843711914A SU1176332A1 (ru) 1984-03-19 1984-03-19 Устройство дл обнаружени сбоев синхронизируемой цифровой системы

Publications (1)

Publication Number Publication Date
SU1176332A1 true SU1176332A1 (ru) 1985-08-30

Family

ID=21107812

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843711914A SU1176332A1 (ru) 1984-03-19 1984-03-19 Устройство дл обнаружени сбоев синхронизируемой цифровой системы

Country Status (1)

Country Link
SU (1) SU1176332A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 555354, кл. G 06 F 11/26, 1975. Авторское свидетельство СССР № 962958, кл. G 06 F 11/16, 1981. *

Similar Documents

Publication Publication Date Title
US4589066A (en) Fault tolerant, frame synchronization for multiple processor systems
CA1227858A (en) Prioritized clock selection circuit
SU1176332A1 (ru) Устройство дл обнаружени сбоев синхронизируемой цифровой системы
CA1131717A (en) Digital operate/release timer
AU639731B2 (en) A flywheel circuit
SU1092723A2 (ru) Распределитель импульсов
RU1819116C (ru) Трехканальная резервированная система
SU663104A2 (ru) Коммутатор
SU1764202A1 (ru) Трехканальное мажоритарно-резервированное устройство
SU1221732A2 (ru) Устройство дл контрол последовательности импульсов
SU1179374A1 (ru) Устройство регистрации отказов
SU1121675A1 (ru) Устройство дл контрол последовательности периодических сигналов
SU1177879A1 (ru) Частотно-фазовый компаратор
SU1259274A1 (ru) Многоканальное устройство дл сопр жени источников информации с вычислительной машиной
SU1420653A1 (ru) Устройство дл синхронизации импульсов
SU1160418A1 (ru) Устройство дл контрол последовательности импульсов
SU1205135A1 (ru) Устройство дл распределени импульсов
SU1099395A1 (ru) Приемник команд согласовани скоростей
SU1070556A1 (ru) Устройство дл контрол последовательности импульсов
SU945989A1 (ru) Коммутирующее устройство
RU1354989C (ru) Устройство для контроля цифровых узлов
SU1325375A1 (ru) Устройство допускового контрол периода сигнала
SU1134940A1 (ru) Устройство дл контрол блоков синхронизации
SU1504629A1 (ru) Устройство контрол синхронизма
SU1383367A1 (ru) Устройство дл контрол схем сравнени