SU917355A1 - Двоичный счетчик с обнаружением единичных сбоев и устройство дл контрол последовательности импульсов - Google Patents
Двоичный счетчик с обнаружением единичных сбоев и устройство дл контрол последовательности импульсов Download PDFInfo
- Publication number
- SU917355A1 SU917355A1 SU802928234A SU2928234A SU917355A1 SU 917355 A1 SU917355 A1 SU 917355A1 SU 802928234 A SU802928234 A SU 802928234A SU 2928234 A SU2928234 A SU 2928234A SU 917355 A1 SU917355 A1 SU 917355A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- pulses
- counter
- delay
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
(5) ДВОИЧНЫЙ СЧЕТЧИК С ОБНАРУЖЕНИЕМ ЕДИНИЧНЫХ СБОЕВ И УСТРОЙСТВО ДЛЯ КОНТРОЛЯ
I
Изобретение относитс к импульсной технике, а именно к счетчикам импульсов со схемой контрол , и может быть использовано в цифровых вычислительных машинах и устройствах автоматики.
Известен двоичный счетчик с обнаружением единичных сбоев, который содержит четыре триггера, сумматор по модулю два, т.е. схему свертки, v блок задержки, элемент ЗАПРЕТ (клапан ) и контрольный триггер .
, Недостатком известного счетчика вл етс его сложность, кроме того, КОНТРОЛЬ) производитс в установившемс режиме, что снижает быстродействие счетчика..
Известно также устройство дл контрол последовательности импульсов , которое содержит 1К-триггер и два элемента И 2 .
Однако известное устройство имеет недостаточную надежность за счет большого числа активных элементов.
ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ
Цель изобретени - повышение быстродействи и надежности счетчика, кроме того, повышение надежности устройства дл контрол последовательности импульсов.
Поставленна цель достигаетс тем, что в двоичный счетчик с обнаружением единичных сбоев, содержащий четыре последовательно соединенных триггера, счетный вход первого из коto торых соединен с входом устройства и с входом элемента задержки, четыре разв зывающих цепи и элемент ЗАПРЕТ, дополнительно введены п та разв зывающа цепь, три элемента ИЛИ, одно15 вибратор и устройство дл контрол последовательности импульсов, первый вход которого соединен с первым входом первого элемента ИЛИ, их вторые входы также соединены друг
20 с другом и с выходом второго элемента ИЛИ, выход перйого элемента ИЛИ соединен через одновибратор с управл ющим входом элемента ЗАПРЕТ, инфррмационныи-ВХОД которого соединен с выходом элемента задержки, его выход - с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом устройства контрол последовательности импульсов, пр мы выходы первого, второго, третьего и пр мой и инверсный выходы четвертого триггеров через разв зывающие цепи соединены соответственно с пер вым входом первого элемента ИЛИ, с первым, вторым, третьим и четвертым входами второго элемента ИЛИ, выход третьего элемента ИЛИ вл етс контрольным выходом счетчика. Кроме того, разв зывающа цепь в полнена в виде дифференцирующей RCцепи , к резистору которой подключен катодом диод. Устройство дл контрол последов тельности импульсов, содержащее IКтриггер и два элемента И, снабжено двум элементами задержки и элементом ИЛИ, причем первый вход устройс ва соединен с первым входом первого элемента И непосредственно и через первый элемент задержки с I-входом 1К-триггера, пр мой выход которого соединен с вторым входом первого эл мента И, выход которого подключен к первому входу элемента ИЛИ, второ вход устройства соединен с первым входом второго элемента И и через второй элемент задержки - с К-входом 1К-триггера, инверсный выход ко торого соединен с вторым входом вто рого элемента И, выход которого соединен с вторым входом элемента ИЛИ выход которого вл етс выходом устройства. На фиг. 1 представлена схема дво ичного счетчика с обнаружением единичных сбоев; на фиг. 2 - схема уст ройства дл контрол последовательности импульсов; на фиг. 3 - импуль на разв зывающа цепь. Устройство содержит первый, второй , третий и четвертый триггеры 1разв зывающие цепи первый, второй и третий элементы 10-12 ИЛИ, одновибратор 13, устройство 14 дл контрол последовательности импульсов , входы 15 и 1б которого через первый элемент 10 ИЛИ и одновибрато 13 св заны с управл ющим входом 17 элемента 18 ЗАПРЕТ, информационный вход 19 которого подключен к элемен 20 задержки, а выход 21 - ко втором элементу 11 ИЛИ, вход элемента задержки св зан со входом 22 счетчика. Вход 15 устройства 14 через разв зывающую цепь 5 подключен также к пр мому выходу 23 первого триггера 1, а вход 16 - через третий элемент 12 ИЛИ и соответствуедие разв зывающие цепи 6-9 подключен к аналогичным выходам 2k и 25 второго 2 и третьего 3 триггеров и к обоим выходам 2б и 27четвертого триггера , а выход 28- к другому входу второго элемента 11 ИЛИ, выход 29 которого вл етс контрольным выходом счетчика. Устройство дл контрол последовательности импульсов содержит IКтриггер 30, первый и второй элементы 31 и 32 задержки (импульсна ), первый и второй элементы 33 и 34 И и элемент 35 ИЛИ. Вход 15 устройства св зан с первым элементом 33 И непосредственно и через первый элемент 31 задержки и 1-вход триггера 30 - с вторым входом первого элемента И, выход которого подключен к элементу 35 ИЛИ. Вход 16 устройства аналогичным образом через второй элемент 32 задержки, К-вход триггера 30 и второй эле-, мент 34 И св зан с другим входом элемента 35 ИЛИ, выход которого вл етс выходом 28 устройства. Разв зывающа цепь содержит дифференцирующую RC-цепь 36 и 37, к резистору которой подключен катодом диод 38. Диод 38 предназначен дл пропуска импульса перепада и отсечки импульса переноса, выдел емых RC-цепью. Устройство позвол ет реализовать способ динамического контрол , в основу которого положена вы вленна и упор доченна закономерность в по влении на разр дах счетчика импульсов перепада, опережающих на 1 Во® импульсы переноса, в функции от входных импульсов счета. Дл по снени приводитс таблица состо ний двоичного счетчика. Она отражает состо ние пр мых (задействованных по .схеме) выходов разр дов счетчика в функции от входных импульсов N, а по влению на упом нутых выходах импульсов переноса соответствует переход триггера из единичного в нулевое состо ние Из таблицы видно, что импульсы перепада с О в 1 на выходе первого
триггера (Х) всегда по вл ютс (без учета времени срабатывани ) в момент поступлени на вход счетчика нечетных импульсов (1,3,5,...,15) а на выходах остальных триггеров (Хг., Xj, Х4) в момент поступлени четных импульсов (2,,6,... ,1). В момент поступлени на вход счетчика 16-го импульса на рассматриваемых пр мых выходах триггеров отсутствует перепад с О в 1. Однако этот перепад имеет место на других, инверсных , выходах триггеров. Так как в течение цикла пересчета перепад с О в 1 на инверсном выходе четвертого триггера пd вл eтc только один раз, то его можно использовать и замкнуть таким образом, логическую цепочку в обнаруженной , закономерности пересчетного цикла (таблица, пунктиром).
Устройство работает следующим образом .
В исходном состо нии триггеры 1,2i,.,, наход тс в нулевом состо НИИ (по отношению к выходам 23-26). С поступлением на вход 22 первого входного импульса () триггер 1 переходит из нулевого в единичное состо ние. При этом импульс через цепь 5 поступает на вход 15 устройства 1 и через элемент 10 ИЛИ на вход одновибратора 13- Одновибратор 13 формирует запрещающий импульс длительность которого несколько превышает длительность входного импульса , а элемент 20 задержки задерживает входной импульс на врем , превышающее врем запаздывани импульса при его прохождении по цепи 22 - 1 5 - 10-13. Так что на вход 17 элемента 18 ЗАПРЕТ импульс поступает раньше, чем на вход 19,. и на выход 21 сигнал не проходит, так как длительность импульса одновибратора перекрывает длительность входного импульса. На выходе 28 также будет О.
С поступлением на вход 22 второго импульса (), на триггер 2 поступает импульс переноса, который цепь 5 (благодар диоду 38) не пропустит. Триггер 2 перейдет из О в 1 и через цепь 6, элемент ИЛИ 12 импульс поступит на вход 16 устройства контрол U и на элемент 18 ЗАПРЕТ.На выходах 21 и 28 сохран етс нулевое состо ние.
Третий входной импульс вызывает по вление импульса на входе 15 четвертый (в результате перехода из О в 1 третьего триггера) на входе 1б, и т.д., при этом каждый раз нечетный входной импульс вызывает по вление импульса на входе 15, четный - на входе 1б устройства }Ц, С поступлением на вход счетчика 16-го импульса очередность поступлени на вход 16-го четного импульса восполнена с инверсного выхода 27 триггера k,
При отсутствии сбоев очередность, импульсов на входах 15 и 16 не нарушаетс . При наличии в счетчике сбо из-за помехи, на один из входов 15 или 16 два раза подр д поступают импульсы, что вызывает по вление на выходе 28 сигнала, который через элемент ИЛИ 11 выдан на выход 29, как сигнал ошибки.
Несрабатывание триггеров Т ,2, ..., приводит к отсутствию запрета, и сигнал ошибки поступает со входа 22 через цепь 20-18-11.
Устройство 1 работает следующим образом.
Импульс со входа 15 поступает на вход элемента 33 И и через элемент 31 задержки (на врем , по меньшей мере равное длительности входного импульса), 1-вход триггера 30 - на другой вход элемента И 33- При этом триггер срабатывает по I-входу (когда на входе 15 не будет сигнала). Так как на входах элемента И 33 сигналы во времени не совпадают, то на его выходе сигнал отсутствует.
Импульс со входа 16 воздействует аналогичным образом, на элемент И на один из входов, например 15, подано два импульса подр д, то сигналы на обоих входах элемента И 3 совпадут во времени (так как 1К-триггер находитс в единичном состо нии к моменту прихода второго импульса) и на выходе 28 по витс сигнал о нарушении очередности импульсов на входах 15 и 16 устройства 1, а следовательно , о наличии сбо в счетчике .
Цикл контрол в предлагаемом счетчике ограничен периодом следовани входных импульсов счета.
Claims (3)
- Возможен другой вариант выполнени устройства, отличающийс от описанного тем, что разв зывающие цепи подключены не к пр мым, а к иУ версным выходам триггеров 1-3 остаетс без изменений). В этом случае следует изменить на обратную пол рность включени диода 38. Выбо варианта может определ тьс , например , пол рностью входных или выходных импульсов. Таким образом, благодар упрощению устройства путем сокращени чис ла активных элементов удаетс повысить быcfpoдeйcтвиe счетчика, так как в результате малой инерционност схемы контрол можно увеличить частоту поступлени входных импульсов. Формула изобретени 1. Двоичный счетчик с обнаружени ем единичных сбоев, содержащий четы ре последовательно соединенных триггера , счетный вход первого из них соединен с входом устройства и с входом элемента задержки, четыре разв зывающих цепи и элемент ЗАПРЕТ отличающийс тем, что, с целью повышени быстродействи и надежности , в него дополнительно введены п та разв зывающа цепь, три элемента ИЛИ, одновибратор и устройство дл контрол последовательности импульсов, первый вход которого соединен с первым входом первого элемента И/Ш, их вторые входы также соединены друг с другом и с выходом второго элемента ИЛИ, выход первого элемента ИЛИ соединен через одновибратор с управл ющим входом элемента ЗАПРЕТ, информационный вход которого соединен с выходом элемента заде0жки , его выход - с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом устройства контрол последовательности импульсов, пр мые выходы первого второго, третьего и пр мой и инверсный выходы четвертого триггеров через разв зывающие цепи соединены соответственно с первым входом первого элемента ИЛИ, с первым, вторым, третьим и четвертым входами второго элемента ИЛИ, выход третьего элемента ИЛИ вл етс контрольным выходом счетчика.
- 2.Счетчик поп.1,отличающ и и с тем, что разв зывающа цепь выполнена в виде дифференцирующей ЯС-цеПи, к резистору которой подключен катодом диод,
- 3.Устройство дл контрол последовательности импульсов, содержащее К-триггер и два элемента И, о т л и ч а ю щ е е с тем, что, с целью повышени надежности и быстродействи , оно снабжено двум элементами задержки и элементом ИЛИ, причем первый вход устройства соединен с первым входом первого элемента И непосредственна и через первый элемент задержки с I-входом 1К-триггера, пр мой выход которого соединен с вторым входом первбго элемента И, выход которого Подключен к первому входу элемента ИЛИ, второй вход устройства соединен с первым входом второго элемента И и через второй элемент задержки - с К-входом 1Ктриггера , инверсный выход которогоИсточники информации,соединен с вторым входом .второгоприн тые во внимание при экспертизе элемента И, выход которого соединен 1. Авторское свидетельство СССРс вторым входом второго элемента ИЛИ,Н3 0р97, кл. Н 03 К 21/3, IS,выход которого вл етс выходом S 2. Авторское свидетельство СССРустройства.№371691. кл. Н 03 К 21/3. 197.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU802928234A SU917355A1 (ru) | 1980-05-23 | 1980-05-23 | Двоичный счетчик с обнаружением единичных сбоев и устройство дл контрол последовательности импульсов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU802928234A SU917355A1 (ru) | 1980-05-23 | 1980-05-23 | Двоичный счетчик с обнаружением единичных сбоев и устройство дл контрол последовательности импульсов |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU917355A1 true SU917355A1 (ru) | 1982-03-30 |
Family
ID=20897174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU802928234A SU917355A1 (ru) | 1980-05-23 | 1980-05-23 | Двоичный счетчик с обнаружением единичных сбоев и устройство дл контрол последовательности импульсов |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU917355A1 (ru) |
-
1980
- 1980-05-23 SU SU802928234A patent/SU917355A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU917355A1 (ru) | Двоичный счетчик с обнаружением единичных сбоев и устройство дл контрол последовательности импульсов | |
| US4282488A (en) | Noise eliminator circuit | |
| JP3277510B2 (ja) | フェイルセーフ論理回路 | |
| SU1291985A1 (ru) | Устройство дл контрол распределител импульсов | |
| SU1045369A1 (ru) | Устройство дл задержки импульсов | |
| SU1472908A1 (ru) | Устройство дл контрол распределител импульсов | |
| RU1783517C (ru) | Контролируемый сумматор | |
| SU1187253A1 (ru) | Устройство для временной привязки импульсов | |
| RU2052893C1 (ru) | Устройство для выделения первого и последнего импульсов в пачке | |
| JP2545986B2 (ja) | 論理パス多重化方式 | |
| SU1387182A1 (ru) | Программируемый многоканальный таймер | |
| SU1471206A1 (ru) | Устройство дл счета штучных изделий | |
| SU1229962A1 (ru) | Преобразователь унитарного кода в сдвиг фазы импульсного сигнала | |
| SU366562A1 (ru) | Логическое устройство для распределения импульсов | |
| SU1091162A2 (ru) | Блок приоритета | |
| SU527825A1 (ru) | Счетчик импульсов | |
| SU1220124A1 (ru) | Многоканальный коммутатор | |
| SU444177A1 (ru) | Устройство дл регистрации случайных импульсов | |
| SU1247876A1 (ru) | Сигнатурный анализатор | |
| SU1102039A1 (ru) | Устройство дл контрол распределител | |
| SU894862A1 (ru) | Формирователь многофазного сигнала | |
| SU1334150A1 (ru) | Устройство дл контрол регистра сдвига | |
| SU1688438A1 (ru) | Устройство дл приема и передачи данных | |
| SU1275447A2 (ru) | Устройство дл контрол источника последовательности импульсов | |
| SU949823A1 (ru) | Счетчик |