SU1177814A1 - Устройство дл контрол умножени чисел по модулю @ - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ УМНОЖЕНИЯ ЧИСЕЛ ПО МОДУЛЮ т, содержащее регистры контрольных разр дов множимого и множител , четыре узла сложени  по модулю m, два узла вычитани  по модулю in, узел умножени  по модулю tn три узла свертки по модулю In, блок сравнени , причем вход первого узла свертки по модулю mобъединен с первым входом первого узла сложени  по модулю m и  вл етс  входом пор дка множимого устройства , вход второго узла свертки по модулю т объединен с первым входом второго узла сложени  по модулю m и  вл етс  входом пор дка множител  устройства, вторые входы первого и второго узловсложени  по модулю гп  вл ютс  входами мантиссы множимого и мно сител  устройства соответственно , выходы первого и второго узлов сложени  по модулю fn соединены соответственно с информационными входами регистра контрольных разр дов множимого и регистра контрольных разр дов множител , выходы которых соединены с первыми входами первого и второго узлов вычитани  по модулю ГП соответственно, выход первого уэла свертки по модулю mсоединен с первым входом третьего узла сложени  по модулю m и вторым входом первого узла вычитани  по модулю т, выход которого соединен с первым входом узла умножени  по модулю Гп, второй вход которого соединен с выходом второго узла вычитани  по модулю два, второй вход которого соединен с выходом второго узла свертки по модулю in и вторым входом третьего узла сложени  по модулю w, выход т которого соединен с первым входом четвертого узла сложени  по модулю с т, второй вход которого соединен с выходом узла умножени  по модулю hi, § выход третьего узла свертки по модулю m соединен с первым входом блока сравнени , выход которого  вл етс  выходом неиспргвности устройства, вход третьего узла свертки по модуч лю .т  вл етс  входом результата уст ройства, отличающеес  тем, что, с целью повышени  точности контрол , в него введены сумматор по модулю два, группа сумматоров по модулю два, четвертый узел свертки по модулю fn и третий узел вычитани  по модулю m, причем первый и второй входы сумматора по модулю два  вл ютс  соответственно входами знака множимого и множител  соответственно, вход четвертого узла свертки по модулю пг  вл етс  входом отбрасываемых разр дов результата устройства, выходы контрольных разр дов четвертого

Description

узла свертки по модулю т соединены с первыми входами соответствующих сумматоров по модулю два группы, вторые входы которых объединены и соединены с выходом сумматора по мсдулю ,два,..«ви«эДБ1 чётве15Того узла сло1ю ,два, жен1|  nq, (|$ ЙЙ:оедйнены с первой

1ф1 П( ,

1.

;,, i . |- I

,,f К.. I ,,,Й ;

,v ,-иг,-««

группой входов третьего узла вычитани  по модулю т, втора  группа входов которого соединена с выходами сумматоров по модулю два группы, выход третьего узла вычитани  по модулю m соединен с вторым входом блока сравнени .

Изобретение относитс  к вычислительной технике и может быть исполь зовано в арифметических устройствах Целью изобретени   вл етс  повышение точности контрол . На чертеже приведена структурна  схема устройства дл  контрол  умнож ни  по модулю т. Устройство содержит первый узел сложени  по модулю т, второй узел 2 сложени  по модулю in, первый узел 3свертки по модулю ID, второй узел 4свертки по модулю т, регистры.5 и 6 контрольных разр дов множимого и множител , первый узел 7 вычитани  по модулю т, второй узел 8 вычитани  по модулю т, четвертый узел 9 свертки по модулю т, сумматор 10 по модулю два, группу 11 сумматоров по модулю два, узел 12 умножени  по модулю два, третий узел 13 сложени  по модулю т, четвертый узел 14 слож ни  по модулю In, третий узел 15 ки по модулю т, третий узел 16 вычитани  по модулю ГГ), вход 17 пор дк множимого устройства, вход 18 пор д ка множител  устройства, вход 19 результата устройства, входы 20 и 21 мантиссы множимого и множител  устройства, вход 22 отбрасываемых разр дов результата устройства, входы 23 и 24 знака множимого и мно жител , блок 25 сравнени , выход 26 неисправности устройства. Устройство дл  контрол  умножени  чисел по модулю m работает еледунхцим образом. В начальный момент на входы 20 и 21 мантисс множимого, и множител  устройства поступают соответственно обратные коды мантиссы множимого и множител , а на входы 17 и 18 устройства - обратные коды пор дков множимого и множител . Первый узел 1 сложени  по модулю Гп осуществл ет суммирование по модулю кодов мантиссы и пор дка множимого , результат записываетс  на регистр 5 контрольных разр дов множимого , Второй узел 2 сложени  по модулю ИЛ осуществл ет суммирование по модулю кодов мантиссы и пор дка множител , результат Записьпзаетс на регистр 6 контрольных разр дов множител . Первый и второй узлы 7 и 8 вычитани  по модулю m формируют соответственно контрольные разр ды мантисс множимого и множител  с помощью первого и второго узлов 3 и 4 свертки по модулю т. Контрольные разр ды мантисс множител  и множимого перемножаютс  узлом 12 умножени , формиру  контрольные разр ды мантиссы результата. Третий узел 13 сложени  по модулю m формирует контрольные разр ды пор дка результата. Сумматор 10 по модулю два формирует код знака результата по кодам знака множимого и множител , поступающим на входы 23 и 24 устройства. Четвертый узел 9 свертки по модулю гц формирует контрольные разр ды отбрасываемой части результата, которые поступают на входы сумматоров по модулю два группы 11, где складываютс  с сигналом с выхода сумматора ТО по модулю два. Четвертый узел 14 сложени  по модулю два и третий узел 16 вычитани  по модулю m осуществл ют формирование ожидаемых контрольных разр дов результата.

11778144

Результат умножени  поступает на Ожидаемые и реальные контрольные вход 19 устройства и преобразуетс  разр ды сравниваютс  блоком 25 сравтретьим узлом 15 свертки по моду- - „ени , выход которого  вл етс  вы ходом 26 неисправности устройства.

17

и

№

21

CV

«.

гу

22

 

РиГ

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ УМНОЖЕНИЯ ЧИСЕЛ ПО МОДУЛЮ tn, содержащее регистры контрольных разрядов множимого и множителя, четыре узла сложения по модулю щ, два узла вычитания по модулю т, узел умножения по модулю три узла свертки по модулю tn, блок сравнения, причем вход первого узла свертки по модулю tnобъединен с первым входом первого узла сложения по модулю m и является входом порядка множимого устройства, вход второго узла свертки по модулю tn объединен с первым входом второго узла сложения по модулю tn и является входом порядка множителя устройства, вторые входы первого и второго узлов сложения по модулю щ являются входами мантиссы множимого и множителя устройства соответственно, выходы первого и второго узлов сложения по модулю m соединены соответственно с информационными входами регистра контрольных разрядов множимого и регистра контрольных разрядов множителя, выходы которых соединены с первыми входами первого и второго узлов вычитания по модулю tn соответственно, выход первого узла свертки по модулю mсоединен с первым входом третьего узла сложения по модулю m и вторым входом первого узла вычитания по модулю т, выход которого соединен с первым входом узла умножения по модулю т, второй вход которого соединен с выходом второго узла вычитания по модулю 'два, второй вход которого соединен с выходом второго узла свертки по модулю tn и вторым входом третьего узла сложения по модулю щ, выход которого соединен с первым входом четвертого узла сложения по модулю т, второй вход которого соединен с выходом узла умножения по модулю tn, выход третьего узла свертки по модулю m соединен с первым входом блока сравнения, выход которого является выходом неисправности устройства, вход третьего узла свертки по модулю m является входом результата устройства, отличающееся тем, что, с целью повышения точности контроля, в него введены сумматор по модулю два, группа сумматоров по модулю два, четвертый узел свертки по модулю m и третий узел вычитания по модулю п», причем первый и второй входы сумматора по модулю два являются соответственно входами знака множимого и множителя соответственно, вход четвертого узла свертки по модулю nt является входом отбрасываемых разрядов результата устройства, выходы контрольных разрядов четвертого узла свертки по модулю м соединены с первыми входами соответствующих сумматоров по модулю два группы, вторые входы которых объединены и соединены с выходом сумматора по модулю_мдва,«®вн«1ДИ'*'ч?тве1>того узла сложения nq, ^ед^лв^'ЙЙЕоедйнены с первой ь> '·'**'''⁴ и!

   И «•г^***»«* I

   I jt*· группой входов третьего узла вычитания ‘по модулю гп, вторая группа входов которого соединена с выходами сумматоров по модулю два группы, выход третьего узла вычитания по модулю гн соединен с вторым входом блока сравнения.