SU1180910A1 - Многоканальное устройство дл сопр жени вычислительных машин - Google Patents

Abstract

МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВЫЧИСЛИТЕЛЬНЫХ МАШИН, содержащее первую и вторую группы каналов, каждьш из которых содержит выходной триггер и триггер за вок, два элемента ИЛИ, элемент И, первый элемент НЕ, коммутатор и дешифратор адреса, причем в каждом канале входы D- и С-триггера за вок соединены с входами за вок соответствующей группы входов - выходов устройства, пр мой выход триггера за вок соединен с первым входом первого элемента ИШ, S-вход выходного триггера подключен к выходу элемента И, первый вход которого соединен с выходом второго элемента ИЛИ, второй вход с выходом дешифратора адреса, а выход - через первый элемент HIс R-входом выходного триггера, информационньй вход коммутатора и выход выходного триггера  вл ютс  соответственно адресным входом и выходом разрешени  канала устройства , вторые входы первых элементов ИЛИ кана.тов первой и второй групп соединены соответственно с первым и вторым входами блокировки устройства, в каждой группе каналов выход первого элемента ИЛИ каждого канала, кроме последнего, соединен с вторым входом первого элемента ИЛИ пocлeдyюIr eгo канала, входы дешифраторов адреса каналов первой группы соединены через первую адресную 111ИНУ с выходами коммутаторов канапов второй группы, а входы дешифраторов адреса каналов второй группы подключены через вторую адресную 1лину к выходам коммутаторов каналов первой группы, отличающеес S с   тем, что, с целью расширени  области применени , в кажд1.1Й канал (Л введены элементы ИЛИ, И-НЕ, НЕ, причем в каждом канале первьп вход третьего элемента ИЛИ соединен с входом блокировки канала, второй вход третьего элемента ИЛИ соединен с выходом элемента И-НЕ, а выход с S-входом триггера за вок, инверс00 ный выход которого соединен с первым входом элемента И-НЕ и с входом о со второго элемента НЕ, пр мой выход триггера за вок соединен с управл ющим входом кoм yтaтopa и выходом запроса канала, второй вход элемента И-НЕ соединен с выходом второго элемента НЕ и с входом и выходом Запрет обмена канала, группа входов второго элемента ИЛИ каждого канала первой группы соединена с пр мыми выходами триггеров за вок каналов второй группы, а группа входов второго элемента ИЛИ каждого канала второй группы соединена с пр мыми выходами триггеров за вок каналов первой группы.

Description

1 Изобретение относитс  к вычисли тельной технике и может найти приме нение в многомашинных вычислительны комплексах, работающих в составе систе - автоматизации технологически ми процессами. Цель изобретени  - расширение области применени  устройства за счет обеспечени  корректного двухстороннего выбора и обмена между двум  группами ЭВМ в реальном масштабе времени.. На чертеже представлена блок-схе ма устройства. Устройство содержит каналы 1, каждый из которых включает триггер за вок, узел 3 приоритета, коммутатор 4, второй элемент ИЛИ 5, элемент И 6, дешифратор 7 адреса, элемент НЕ 8, выходной триггер 9, вход 10 блокировки, выход 11 блокировки канала, управл ющие входы 12 и 13 разрешени  работы устройства, входы 14 за вок, выход 15 запроса, информационный вход 16 адреса, выход 17 коммутатора и вход 18 детаифратора адреса, входы 19 запроса и выход 20 разрешени  канала, вход и выход 22 запрета обмена. Узел 3 приоритета канала состоит из элемента И-НЕ 23, первого элемен та ШШ 24, элемента НЕ 25, третьего элемента ИЛИ 26. Показаны также перва  и втора  адресные шины 27 и 28. Каналы 1 в верхней части схемы составл ют первую группу, остальные каналы принадлежат к второй группе Входы 14 и 16 и выход 20 образуют группу входов и вькодов, с помощью которых абоненты, напримерподключаютс  к устройству. Устройство работает следующим образом. В исходном состо нии (нет за вок на входах 14) триггеры 2 наход тс  в состо нии нул . Пусть приходит за вка на канал M группы t. Если при этом идет текущи обмен, то на входе - выходе 21-22 присутствует потенциал блокировки, который через вход элемента И-ИЕ 23 элемент ИЛИ 26 блокирует триггер 2, т.е. последний остаетс  в исходном состо нии. В случае, если при посту лении за вки на входах Щ не производитс  ни один обмен ЭВМ группы I с ЭВМ группы П, то на входе - выхо102 де 21 - 22 канала ЭВМ М- присутствует потенциал разрешени , который через элементы И-НЕ 23, ИЛИ 26 разрешает работу триггера 2 и последний устанавливаетс  в единичное состо ние . При этом потенциалом нул  с инверсного выхода через элемент НЕ 25 устанавливаетс  потенциал единицы на входах - выходах 21 22 всех каналов группы 1, блокиру  таким образом возможность срабатывани  триггеров 2 и соответственно возможность их обмена других каналов. Дп  устранени  блокировки собственного триггера 2 за вок потенциал с инверсного выхода триггера 2 за вок поступает на вход элемента И-НЕ 23. Одновременно с за вкой ЭВМ через входы 16 вьщает в канал- 1 адрес ЭВМ группы П, к которой эта за вка должна поступить. При одновременном поступлении за вок на два канала одной группы, единица с выхода триггера 2 канала более высокого приоритета через свой элемент ИЛИ- 24 устанавливает триггер 2 канала более низкого приоритета- в исходное состо ние. В канале 1 с наиболее высоким приоритетом за вка с выхода триггера 2 проходит на выход 15 и управл ющий вход коммутаторов 4, выходы которых в исходном состо нии отключены от адресной шины 27. Активный сигнал на управл ющем входе коммутаторов 4 переводит их в режим передачи, т.е. адрес, который поступает с входов 16 через коммутаторы 4, передаетс  на выходы 17 канала. Этот адрес далее через адресные шины 27 поступает на входы 18 каналов Л группы, а за вка с выхода 15 запрашивающего канала 1 группы поступает на соответствующие входы 19 запросов каналов П группы. В соответствии с адресом на шинах 28 в. одном из каналов М: второй группы срабатывает дешифратор 7 адреса и за вка с входа 19 поступает на выход элемента ИЛИ 5. При наличии двух единиц на входах элемента И 6 устанавливаетс  в единицу выходной триггер 9 выбранного канала К . Активный сигнал с выхода 20 канала поступает в соответствующую ЭВМ. После окончани  сеанса св зи ЭВМ источник сбрасывает триггер 2, а коммутаторы 4 отключаютс  от шин 28, на выходе элемента И 6

канала по вл етс  логический нуль, который через элемент НЕ 8 сбрасывает выходной триггер 9.

Аналогично из ЭВМ ДГ группы в соответствии с приоритетом может

20 16 It

20

устанавливать запрос к любой ЭВМ I группы.

Таким образом, устройство позвол ет осуществить корректный двухсторонний выбор и обмен между двум груп . пами ЭВМ в реальном масштабе времени.

20 16 W

6 1

Claims (1)

1. МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВЫЧИСЛИТЕЛЬНЫХ МАШИН, содержащее первую и вторую группы каналов, каждый из которых содержит выходной триггер и триггер заявок, два элемента ИЛИ, элемент И, первый элемент НЕ, коммутатор и дешифратор адреса, причем в каждом канале входы D- и С-триггера заявок соединены с входами заявок соответствующей группы входов - выходов устройства, прямой выход триггера заявок соединен с первым входом первого элемента ИЛИ, S-вход выходного триггера подключен к выходу элемента И, первый вход которого соединен с выходом второго элемента ИЛИ, второй вход с выходом дешифратора адреса, а выход - через первый элемент НЕ с R-входом выходного триггера, информационный вход коммутатора и выход выходного триггера являются соответственно адресным входом и выходом разрешения канала устройства, вторые входы первых элементов ИЛИ каналов первой и второй групп соединены соответственно с первым и вторым входами блокировки устройства, в каждой группе каналов выход первого элемента ИЛИ каждого канала, кроме последнего, соединен с вторым входом первого элемента ИЛИ последующего канала, входы дешифраторов адреса каналов первой группы соединены через первую адресную шину с выходами коммутаторов каналов второй группы, а входы дешифраторов адреса каналов второй группы подключены через вторую адресную шину к выходам коммутаторов каналов первой группы, отличающеес я тем, что, с целью расширения области применения, в каждый канал введены элементы ИЛИ, И-НЕ, НЕ, причем в каждом канале первый вход третьего элемента ИЛИ соединен с входом блокировки канала, второй вход третьего элемента ИЛИ соединен с выходом элемента И-НЕ, а выход с S-входом триггера заявок, инверсный выход которого соединен с первым входом элемента И-НЕ и с входом второго элемента НЕ, прямой выход триггера заявок соединен с управляющим входом коммутатора и выходом запроса канала, второй вход элемента И-НЕ соединен с выходом второго элемента НЕ и с нходом и выходом Запрет обмена канала, группа входов второго элемента ИЛИ каждого канала первой группы соединена с прямыми выходами триггеров заявок каналов второй группы, а группа входов второго элемента ИЛИ каждого канала второй группы соединена с прямыми выходами триггеров заявок каналов первой группы.

   SU ... 1180910