SU1234883A2

SU1234883A2 - Ячейка пам ти

Info

Publication number: SU1234883A2
Application number: SU843724697A
Authority: SU
Inventors: Анатолий Максимович Пужай
Original assignee: Предприятие П/Я Г-4018
Priority date: 1984-04-13
Filing date: 1984-04-13
Publication date: 1986-05-30

Abstract

Изобретение относитс к вычислительной технике и вл етс усовершенствованием чейки пам ти по авт. св. № 1095243. Цель изобретени состоит в повышении веро тности правильного воспроизведени информации при перерьшах питани . Ячейка пам ти содержит триггер и накопительные элементы на конденсаторе и трансформаторе . Введение ключевого элемента в состав чейки пам ти позволило стабилизировать процесс переключени накопительного элемента на трансформаторе при включении напр жени питани . 1 ил. tsD СО 4 00 00 оо ISO

Description

112

Изобретение относитс к вычислительной технике и может быть непользовано при построении регистров и счетчиков, сохран ющих информащш при перерывах питани , и вл етс дополнительным к основному авт. ев, № 1095243,

Цель изобретени - повьппение надежности чейки пам ти, а именно повышение веро тности -правильного вое- произведени информации при перерывах питани .

На чертеже приведена электрическа схема чейки пам ти.

Ячейка пам ти содержит элемент запрета 1, инверторы 2 и 3, накопительный элемент на трансформаторе 4, два шунтирующих элемента на диодах 5 и 6, накопительный элемент на конденсаторе 7, три пассивных элемента на резистрах 8, 9, 10, ключевой элемент 11, управл ющий вход 12, вход запрета 13, первый и второй выходы 14 и 15, шину 16 питани и иину 17 нулевого потенциала. Элемент запрета 1 вл етс элементом с трем состо ни ми .

Устройство работает в двух режимах: в режиме записи информации и в режиме хранени записанной информации .

В режиме записи логическа 1 с входа 12 элемента запрета 1 при раз-решающем сигнале на входе 13 поступа ет на вход первого инвертора 2. С вы хода первого инвертора 2 логический О поступает на вход второго инвертора 3, который инвертирует его в логическую 1, поступающую через резистор 8 на вход первого инвертора 2, Замыка тем самым обратную св зь триггера, вьшолненного на инверторах 2 и 3. При этом ключевой элемент 11 открыт по управл ющему входу уровнем логической 1 и через первичную обмотку трансформатора 4 протекает ток логического О, величина которого определ етс номиналом второго резистора 9 и выбираетс из услови насыщени сердечника, трансформатора 4. Происходит запись логического О в чейку пам ти.

Запись логической 1 в чейку пам ти производитс аналогично. При этом ключевой элемент 11 закрыт по управл ющему входу уровнем логическо го О, а в сердечнике трансформато32

ра 4 происходит запись и хранение логической 1.

После записи информации в чейку элемент запрета 1 блокируетс по вхо ду 13, переход в третье состо ние, и чей1са автоматически переходит в режим хране1а1 информации, котора снимаетс с вьпсодов 14 и 15.

При перерывах питани , после подачи его, восстановление записанной в чейке информации происходит следую- образом.

В начальный момент времени после подачи питани триггер, выполненньй на инверторах 2 и 3 устанавливаетс благодар накопительному элементу на конденсаторе 7, который разр жен в исходное единичное состо ние, при котором на выходе первого инвертора 2 устанавливаетс логическа 1, а на выходе второго инвертора 3 - логический О. При этом ключевой элемент 11 закрыт по управл ющему входу уровнем логического О. После этого по вторичной обмотке трансформатора

4протекает ток, который при хране- HjiH в с ердечнике логического О наводит напр жение в перйичной обмотке трансформатора 4. Так как ключевой элемент 11 закрыт, то исключаетс шунтирующее действие резистора 9 на первичную обмотку трансформатора и амплитуда наведенного напр жени в ней максимальна„ Наведенное напр жение переключает -инвертор 3 в состо ние логической 1, при этом открываетс ключевой элемент 11, а триггер , выполненньй на инверторах 2 и 3 устанавливаетс в нулевое состо ние , что и соответствует записанной

в сердеч шке информации до выключени питани .

При хранении в чейке пам ти лопосле включени пита- II

гической 1

ни и установки триггера в единичное состо ние напр жение в первичной oOMOTi e трансформатора 4 не наводитс и триггер остаетс в крайнем состо нии. Ключевой элемент 11 при этом закрыт.

Claims

Формула изобретени

Ячейка пам ти по авт. св. № 1095243, отличающа с тем, что, с целью повьш)ени надежности чейки пам ти, в нее введен ключевой элемент., вход которого соесивного элемента на резисторе, вывход - с выходом второго нирертора.