SU1285461A2 - Устройство дл сравнени чисел - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Цель изобретени  - повышение достоверности результата сравнени . Устройство содержит п ть триггеров 6-10, три элемента И-НЕ 1, 2, 11, элемент НЕ 5 и два элемента И-ИЛИ 3, 4, Сравниваемые числа поступают последовательным кодом старшими разр дами вперед. Допустима  погрешность сравнени  задаетс  в форме Л 2 путем установки единичного уровн  на управл ющем входе устройства при поступлении разр дов со старшего по п-й включительно и установки на том же входе устройства нулевого уровн  при поступлении разр дов с (п-1)-го по нулевой (младший). Сравнение производитс  с учетом значени  разр дов с (п-1)-го по нулевой, что повышает достоверность операции. 1 ил.

Description

ьо

00 СП

4;

а

Н „ 19

КЗ

Изобретение относитс  к вычислительной технике, может быть использовано в качестве устройства допусковой оценки при реализации технических средств дискретной автоматики и вычислительной техники и  вл етс  усовершенствованием устройства по авт. св. № 620977.

Цель изобретени  - повышение достоверности сравнени .

На чертеже представлена схема уст- ройства.

Устройство содержит элементы И-НЕ 1 и 2 с пр мым и инверсным выходами, элементы И-ИЛИ 3 и 4, НЕ 5, триггеры 6-10, элемент И-НЕ 11, входы 12-15 сравниваемых чисел, вход 16 задани  по- грешности, тактовых вход 17, вход 18 начальной установки, выход 19.

Устройство работает следуюш,им образом .

Допустима  погрешность сравниваемых чисел задаетс  в виде 2, где п 0,1,2,... путем установки на входе 16 потенциала логической единицы на врем  анализа разр дов , начина  со старшего и по п-й включительно . При этом возможны следуюшие результаты сравнени  чисел: после фикса- ции первого несравнени  при разность сравниваемых чисел всегда превышает 2, если хот  бы в одном разр де с первого (старшего) по п-й включительно ai 1; bi. 0. Аналогично, при А В, разность сравниваемых чисел всегда превышает 2, если хот  бы в одном из разр дов с первого по п-й а 0; Ьь 1; разность сравниваемых чисел не превышает 2 при или при , если после фиксации первого неравенства разр дов в результате сравнени  остальных разр дов до п-го включительно не зафиксировано превышение разности чисел значени  2, а младшие разр ды сравниваемых чисел от нулевого до п-1 равны; при А В, если после фиксации первого неравенства разр дов при сравнении остальных разр дов до п-го включительно не зафиксировано превышение разности чисел значени  2, но зафиксировано первое неравенство в разр дах от (п-1)-го до нулевого,разность сравниваемых чисел превышает 2 при условии а, Ь,- и не превышает 2 при условии а; bi, где 0: i п-1.

Аналогично при А В разность чисел превышает значение 2 при первом неравенстве в разр дах от (n-l)-ro до нулевого при условии, если ., и не превышает значени  2, если . Перед началом работы устройства триггеры 6-10 устанавливаютс  в нулевое состо ние сигналом с входа 18. Затем на входы 12-15 устройства поступает в последовательном коде (старшими разр дами вперед) значение разр дов сравниваемых чисел а, bi, а, Ь. Результат первого неравенства разр дов

,

5

чисел А ХВ формируетс  в виде сигнала логической единицы на пр мом выходе элемента И-НЕ 1, результат - на пр мом выходе элемента 2 И-НЕ. Единичный сигнал при А В поступает на первый вход установки в единичное состо ние триггера 6. В случае единичный сигнал поступает на первый вход установки в единичное состо ние триггера 7. В случае по тактовому импульсу, поступающему с входа 17, триггер 6 устанавливаетс  в единичное состо ние. При этом нулевым сигналом с инверсного выхода триггера 6 блокируетс  второй вход установки в единичное состо ние триггера 7.

Аналогично при по тактовому импульсу триггер 7 устанавливаетс  в единичное состо ние. При этом нулевым сигналом с инверсного выхода триггера 7 блокируетс  второй вход установки в единичное состо ние триггера 6.

В случае при ситуации а 1 и bi О разность А - . Аналогично при при ситуации а О, Ьь 1, разность .

При , зафиксированном в i-м разр де , люба  ситуаци  aj 1, bj 0, зафиксированна  хот  бы в одном следую- шем разр де,.вплоть до (п-1)-го, приводит к по влению единичного сигналу на инверсном выходе элемента И-НЕ 2, пос- тупаюш,его на второй вход установки в единичное состо ние триггера 8. Наличие сигналов единичного уровн  на входе 16 устройства , на пр мом выходе триггера 6 и на инверсном выходе элемента И-НЕ 2 переводит в единичное состо ние триггер 8, сигнал с инверсного выхода которого поступает на первый вход элемента И-НЕ 11, на выходе 19 которого устанавливаетс  единичный сигнал, соответствующий превышению разности сравниваемых чисел значени  2

Аналогично при , зафиксированном в J-M разр де, при ситуации а/ О, , где j (п-1), по вл етс  сигнал единичного уровн  на инверсном выходе элемента И-НЕ 1, что в сочетании с сигналами единичного уровн  на пр мом выходе триггера 7 и входе 16 устройства обеспечивает установку в единичное состо ние триггера 8. При этом на инверсном выходе триггера 8 устанавливаетс  нулевой уровень, а на выходе 19 устройства - единичный, определ ющий превышение разности сравниваемых чисел допустимого значени  2.

На врем  сравнени  младших разр дов сравниваемых чисел с (п-1)-го по нулевой на входе 16 устройства устанавливаемс  нулевой сигнал, который поступает на п тый и шестой входы установки в единичное состо ние |триггера 8 и третьи входы установки в единичное состо ние триггеров 6 и 7 и блокирует их. Одновременно нулевой сигнал с входа 16 устройства поступает на вход элемента НЕ 5, на выходе которого устанавливаетс  единичный сигнал, который поступает на вторые входы триггеров 9 и 10. В случае А В, если при очередном сравнении младших разрцаов сравниваемых чисел, начина  с п-1, aj bj , О :j n - 1 на пр мом выходе элемента И-НЕ 1 устанавливаетс  единичный сигнал, который поступает на второй вход элемента И-ИЛИ 3 и устанавливает единичный сигнал на его выходе. По тактовому импульсу с входа 17 устройства триггер 9 устанавливаетс  в единичное состо ние. При этом на второй вход элемента И-НЕ 11 поступает нулевой сигнал, на выходе 19 которого устанавливаетс  единичный сигнал, соответствующий превышению разностью сравниваемых чисел значени  2. Если же , то единичный сигнал устанавливаетс  на пр мом выходе элемента И-НЕ 2 и через элемент И-ИЛИ 4 поступает на первый вход установки в единичное состо ние триггера 10. При этом на его инверсном выходе устанавливаетс  нулевой потенциал , который поступает на п тый и шестой входы элемента И-ИЛИ 3 к блокирует в дальнейшем возможное переключение триггеров 8 и 9. Поэтому на выходе 19 устройства сохран етс  нулевой сигнал. В случае В устройство работает аналогично .

Claims (1)

1. Формула изобретени 

   Устройство дл  сравнени  чисел по авт. св. № 620977, отличающеес  тем, что, с целью повышени  достоверности результата сравнени , в него введены четвертый и п тый триггеры, первый и второй элементы И-ИЛИ, элемент НЕ, третий элемент

   0

   5

   0

   5

   0

   И-НЕ и третий и четвертый элементы И управлени - триггером, причем пр мой выход первого элемента И-НЕ соединен с первыми входами первых элементов И первого и второго элементов И-ИЛИ, пр мой выход второго элемента И-НЕ соединен с первыми входами вторых элементов И первого и второго элементов И-ИЛИ, выхода которых соединены с первыми входами третьего и четвертого элементов И управлени  триггером, выходы которых соединены с входами установки в единичное состо ние соответственно четвертого и п того триггеров, вторые входы третьего и четвертого элементов И управлени  триггером подключены к выходу элемента НЕ, вход которого подключен к третьей управл ющей шине устройства, пр мой выход первого триггера соединен с вторым входом первого элемента И первого элемента И- ИЛИ и с вторым входом второго элемента И второго элемента И-ИЛИ, пр мой выход второго триггера соединен с вторыми входами второго элемента И первого элемента И-ИЛИ и первого элемента И второго элемента И-ИЛИ, инверсный выход п того триггера соединен с третьими входами первого и второго элементов И первого элемента И-ИЛИ, втора  управл ю- ша  шина устройства соединена с входом установки в нулевое состо ние четвертого и п того триггеров, входы синхронизации которых подключены к первой управл ющей шине устройства, треть  управл юща  шина устройства соединена с третьими входами первого и второго элементов И управлени  триггером, инверсные выходы третьего и четвертого триггеров соединены соответственно с первым и вторым входами третьего элемента И-НЕ, выход которого  вл етс  выходом устройства.