SU1285578A2 - Устройство дл тактовой синхронизации - Google Patents

Устройство дл тактовой синхронизации Download PDF

Info

Publication number
SU1285578A2
SU1285578A2 SU853946753A SU3946753A SU1285578A2 SU 1285578 A2 SU1285578 A2 SU 1285578A2 SU 853946753 A SU853946753 A SU 853946753A SU 3946753 A SU3946753 A SU 3946753A SU 1285578 A2 SU1285578 A2 SU 1285578A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
bus
flip
flop
output
Prior art date
Application number
SU853946753A
Other languages
English (en)
Inventor
Александр Леонидович Ратанов
Дмитрий Михайлович Манкевич
Original Assignee
Предприятие П/Я В-8835
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8835 filed Critical Предприятие П/Я В-8835
Priority to SU853946753A priority Critical patent/SU1285578A2/ru
Application granted granted Critical
Publication of SU1285578A2 publication Critical patent/SU1285578A2/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к импульсной технике.и может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретени - повышение помехоустойчивости за счет фильтрации кратковременных импульсных помех. Дл  этого в устройство до- полни -ельно введены трехвходорьг мажоритарный элемент и третий D-триггер, D-вход которого соединен с выходом мажоритарного элемента. Устройство содержит первый D-триггер 1, второй Е триггер 2 и третий D-триггер 3, трехвходовый мажоритарный элемент 4, выходные шины 5 и 7, шину 6 управлени  и шину 8 тактовых импульсов. Устройство не реагирует на те участки входной последовательности импульсов , где присутствуют помехи. Шина 5 позвол ет использовать устройство в случае отработки искажений типа преобладани , что расшир ет функциональные возможности устройства. 1 ил. сл

Description

11
Изобретение относитс  к импульс- ной технике, может быть использовано в устройствах автоматики и вычислительной техники и  вл етс  усовершенствованием устройства по авт.св. № 1145471 .
Цель изобретени  - повьшение поме хоустойчивости за счет фильтрации кратковременных импульсных помех.
На чертеже приведена электрическа  функциональна  схема устройства.
Устройство дл  тактовой синхронизации содержит первый D-триггер 1, второй Е-триггер 2, третий D-три гер 3, трехвходовьш мажоритарный эле мент 4, первый вход которого соединен с первой выходной шиной 5, с пр мым выходом первого D-триггера 1 и с R-входом второго Е-триггера 2, S-вхо которого соединен с шиной 6 управлени  , пр мой выход с D-входом первого D-триггера 1 и с вторым входом трех- входового мажоритарного элемента 4, третий вход которого соединен с .второй выходной шиной 7 и пр мым выходом третьего D-триггера 3, D-вход которого соединен с выходом трехвходо- вого мажоритарного элемента 4, С-вхо с шиной 8 тактовых импульсов и с С- входом первого D-tpnrrepa 1.
Устройство работает следующим образом .
В исходный момент времени триггеры 1 - 3 наход тс  в нулевом состо нии , обеспечива  низкий уровень сигналов на шинах 5 и 7 устройства.Структура устройства составл ет последовательный тракт отслеживани  изменений входных сигналов от входа к выходу. Так, состо ние триггера 1 с приходом тактового импульса зависит от состо ни  триггера 2, уровень сигнала на выходе элемента 4 - от состо ни  триггеров 1 и 2, а триггера 3 - от уровн  сигнала на -выходе элемента 4. Вли ние двух локальных обратных св зей про вл етс  лишь при наличии определенных возмущений в состо нии элементов пам ти. Таким образом, по вление одного или нескольких тактовых импульсов при стабильном уровне на шине 6 не оказьшает вли ни  на состо ние элементной схемы.
Перва  смена потенциала на шине 6, вызванна  воздействием кратковремен - ной помехи, приводит к переключению в единичное состо ние триггера 2. На его R-входе в это врем  присутству
fO
ет
15
Q потенциал логического нул  с выхода триггера-2. В св зи с этим дальнейшие смены сигнала на шине 6 не вли ют на работу схемы до момента прихода тактового импульса, когда состо ние триггера 2 переписываетс  в триггер 1, а сам триггер 2 подготов-; лен к переключению в нуль, что и происходит с по влением даже кратковременного перехода сигнала на шине 6 в низкий уровень. С приходом следующего тактового импульса состо ние логического нул  триггера 2 переписываетс  в триггер 1 и схема возвращаетс  в исходное состо ние. По вление логической единицы на шине 6 обеспечивает установку в единицу триггера 2 и ее перезапись с приходом тактового импульса в триггер 1 аналогично описанному . Отличие заключаетс  в том, что к моменту перезаписи в триггер 1 состо ние сигналов на шине 6 стабилизируетс  и по вление логического нул  происходит только через один тактовый импульс. Дальнейшие переключени  схемы аналогичны описанным, с той лишь разницей, что на шине 6 устанавливаетс  стабильный уровень логического нул  , возвращающий устройство в исходное состо ние.
Таким образом, быстрые (короче, чем длительность периода тактовой частоты ) смены уровн  сигнала на шине 6 . устройства привод т к последователь- 35 ной смене потенциала на шине 5 с каждым тактовым импульсом. Наличие Стабильного сигнала в течение времени не меньше периода тактовой частоты обеспечивает стабильность уровн  на выходе устройства на врем  п-1 периодов тактовых импульсов, где п-число следуюш51Х друг за другом тактовых импульсов , во врем  действи  которых сигнал на шине 6 остдетс  стабильным по уровню. Иначе говор , сигнал , не искаженный помехой, отслеживаетс  устройством и прив зываетс  к внутренним тактам по шине 5 без из20
25
30
менени , а наличие помехи представ- л етс  схемой как последовательность нулей и единиц, что делает несложным дальнейщую регистрацию наличи  помех в информационном сигнале, например , на индикаторе.
Зависимость состо ний триггеров I и 2 от стабильности входного сигнала на интервале периода тактовой
ч
частоты заключаетс  в том, что если
сигнал на этом интервале стабилен,то состо ний триггеров одинаковы, а не одинаковы в случае, если на этом интервале обнарулмваетс  нестабильность . Дл  обработки этого услови  предназначен элемент 4, состо ние выхода которого соответствует, состо нию триггеров 1 и 2 при их равенстве или состо ние триггера 3 при их различии . Триггер 3 с приходом каждого импульса тактовой частоты может либо подтвердить свое состо ние, когда на интервале текущего периода входной сигнал нестабилен, либо устанавливаетс  в соответствии с уровнем входного сигнала при условии fero стабильности .
Следовательно, основным и единственным условием смены уровн  сигнала на шине 7 устройства  вл етс  стабильность уровн  сигнала на его шине 6 в интервале времени не менее периода тактовой частоты. В противном - случае состо ние на шине 7 остаетс  неизменным. Это обеспечивает фильтрацию кратковременных импульсных помех в информационном сигнале, так как
устройство не реагирует на те участ- I
ки во входной последовательности,где эти помехи присутствуют. Шина 5 позвол ет использовать устройство в случае отработки искажений типа преоб- 5 ладани  и создает возможность последующей регистрации помех, что расщи- р ет функциональные возможности устройства .

Claims (1)

  1. Формула изо б р е т е н и  
    Устройство дл  тактовой синхронизации по авт. св. ff 1145471, отличающеес  тем, что, с
    5 целью- повьшени  помехоустойчивости за счет фильтрации кратковременных импульсных помех, в него введены трех- входовый мажоритарный элемент и третий D-триггер, D-вход которого сое0 динен с выходом трехвходового мажоритарного элемента, первый вход которого соединен с пр мым выходом первого D- (Триггера,D-вход которого соединен с .. вторым входом трехвходового мажоритар-
    ного элемента, третий вход которого соединен со второй выходной шиной и с пр мым выходом третьего D-триггера, С-вход которого соединен с шиной тактовых импульсов.
SU853946753A 1985-08-26 1985-08-26 Устройство дл тактовой синхронизации SU1285578A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853946753A SU1285578A2 (ru) 1985-08-26 1985-08-26 Устройство дл тактовой синхронизации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853946753A SU1285578A2 (ru) 1985-08-26 1985-08-26 Устройство дл тактовой синхронизации

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1145471A Addition SU268598A1 (ru)

Publications (1)

Publication Number Publication Date
SU1285578A2 true SU1285578A2 (ru) 1987-01-23

Family

ID=21195061

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853946753A SU1285578A2 (ru) 1985-08-26 1985-08-26 Устройство дл тактовой синхронизации

Country Status (1)

Country Link
SU (1) SU1285578A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1145471, кл. Н 03 К 5/135, 1983. *

Similar Documents

Publication Publication Date Title
SU1285578A2 (ru) Устройство дл тактовой синхронизации
SU1218455A1 (ru) Формирователь импульсов
KR0177756B1 (ko) 노이즈제거회로
JP2599759B2 (ja) フリップフロップテスト方式
SU1666970A1 (ru) Дискретное фазосдвигающее устройство
SU1144187A1 (ru) Устройство дл выделени одиночного импульса
SU1341715A1 (ru) Коммутатор
SU509993A1 (ru) Автоматический переключатель
SU1732301A1 (ru) Выходной узел тестера
SU1529429A1 (ru) Устройство дл защиты от дребезга контактов
SU1451835A1 (ru) Устройство дл формировани серий импульсов
SU1725371A1 (ru) Устройство дл устранени вли ни дребезга сигнала
SU1626352A1 (ru) Формирователь одиночного импульса
SU1003227A1 (ru) Реле направлени мощности
SU1721813A1 (ru) Устройство дл формировани импульсов
JP2913795B2 (ja) リレー切替え制御装置
SU1109687A1 (ru) Устройство дл функционального контрол больших интегральных схем
SU1096652A1 (ru) Устройство дл функционального контрол цифровых логических элементов
JPH0749879Y2 (ja) 二値化信号出力装置
SU1228245A2 (ru) Устройство дл синхронизации импульсов
SU1358063A1 (ru) Цифровой фазочастотный компаратор
SU1601755A1 (ru) Регенератор цифрового сигнала
SU1698984A2 (ru) Делитель частоты на п ть
SU1550602A1 (ru) Генератор импульсов
SU1566312A1 (ru) Устройство дл автоматического контрол сопротивлени изол ции электрических цепей