SU1378024A1 - Многоканальное устройство дл формировани временных интервалов - Google Patents
Многоканальное устройство дл формировани временных интервалов Download PDFInfo
- Publication number
- SU1378024A1 SU1378024A1 SU864114463A SU4114463A SU1378024A1 SU 1378024 A1 SU1378024 A1 SU 1378024A1 SU 864114463 A SU864114463 A SU 864114463A SU 4114463 A SU4114463 A SU 4114463A SU 1378024 A1 SU1378024 A1 SU 1378024A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- switch
- block
- trigger
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение может быть использовано в аппаратуре aвтoмaтикИj телемеханики и вычислительной техники и служит дл расширени функциональных возможностей устройства в части формировани фиксированной последовательности временных интервалов.Устройство содержит блок 1 пам ти,счетчики 2 и 8 импульсов, триггер 5,элемент И 7, коммутатор 9 и блок 12 синхронизации . Введение блока 3 сравнени , дешифратора 4, коммутаторов 10 и 11 и образование новых функциональных св зей позвол ет сравнивать значени времени начала по каждому временному интервалу со значением текущего времени с последующим заполнением результата времени, определ емого длительностью каждого временного интервала. 2 ил.
Description
(Л
/J
м
;
евт
W
(Due.f
Изобретение относитс к импульсной технике и может быть использовано в аппаратуре автоматики, телемеханики и вычислительной техники. Целью изобретени вл етс расширение функциональных возможностей в части формировани фиксированной последовательности временных интервало путем сравнени значени времени на- чала по каждому временному интервалу со значением текущего времени, с последующим заполнением результата на врем , определ емое длительностью ка адого временного интервала.
На фиг. 1 представлена блок-схема многоканального устройства дл формировани временных интерваловj на фиг. 2 - временные диаграммы работы блока синхронизации.
Многоканальное устройство дл формировани временных интервалов содержит (фиг. 1) блок 1 пам ти, счетчик 2 импульсов, блок 3 сравнени , дешифратор 4, триггер 5, выходную шину 6, элемент И 7, счетчик 8 импудь- сов, коммутаторы 9-11, блок 12 синхронизации , шину Пуск 13, шину 14 Задание режима, адресную шину 15, информационные шины 16, 17, шину 18 внешней синхронизации, причем к первому входу блока 12 синхронизации подключена шина 13 Пуск, к второму входу шина 14 задани режима, к третему входу шина 18 внешней синхрониза ции, шестой выход блока 12 синхронизации соединен с входом счетчика 8, второй выход с управл ющим и входами коммутаторов 9-11, первый выход с управл ющим входом блока 1 пам - ти, третий выход с вторым входом счетчика 2, четвертый выход с синхронизирующим входом триггера 5, п тый выход с вторым входом элемента И 7 и седьмой выход со стробирующим входом дешифратора 4, первый выход счетчика 8 соединен с вторым входом коммутатора 9, первый вход которого соединен с адресной шиной 15, а второй выход с первым входом блока 3 сравнени , второй вход которого соединен с первым выходом блока 1 и с первым входом счетчика 2, а выход соединен с информационным входом триггера 5, второй выход блока 1 сое динен с выходной шиной бис входом установки 1 триггера 5, вход установки О которого соединен с выходом дешифратора 4, вход которого сое5
0
5 0 5 Q г
динен с выходом первого счетчика 2 и с входом коммутатора 11, выход триггера 5 соединен с первыми входами элемента И 7 и коммутатора 10.Выход элемента И 7 соединен с третьим входом счетчика 2, первые входы коммутаторов 10 и 11 вл ютс входными информационными шинами .16, 17, выход коммутатора 9 соединен с адресным входом блока 1, а выходы коммутаторов 10, 11 с первым и вторым информационными входами блока 1.
Устройство работает следующим образом .
В исходном состо нии счетчики 2 и 8 обнулены, а синхронизирующие импульсы на выходе блока 12 синхронизации отсутствуют. Перед ачалом работы в блок 1 заноситс информаци о каждом временном интервале, дл чего на шину 14 задани режима выставл етс признак записи, а на шину 18 внешней синхронизации подаютс синхроимпульсы, по которым блок 12 синхронизации на третьем выходе формирует сигналы записи дл блока 1, а на втором - дл коммутаторов 9-11. Через коммутатор 9 на адресные входы блока 1 поступают адреса с внешнего устройства, через коммутаторы 10, 11 на информационные входы блока 1 поступает информаци с внешнего устройства. Ка адый i-й (...n) временный интервал задаетс временем начала ( ) и длительностью (), причем t( записьшаетс в 21-ю чейку , в младшие разр ды (21+1)-й чейки. В каждой (21+1)-и чейке имеетс дополнительный старший разр д признака запуска интервала, наличие 1 в котором означает наличие в данный момент i-ro временного интервала , О - отсутствие i-ro временного интервала.
Работа устройства начинаетс с приходом на шику 13 блока 12 синхронизации команды Пуск, по которой блок 12 синхронизации начинает циклически вырабатывать синхроимпульсы.
Каждый цикл работы блока 12 синхронизации содержит две фазы. В первой фазе производитс обработка информации по одному временному интервалу , во второй - взаимодействие с внешними устройствами.
Последовательный выбор информации по каждому временному интервалу осуществл етс с периодом to с помощью
младших разр дов счетчика 8, а его старшие разр ды служат дл счета времени от момента прихода команды Пуск на шине 13. Количество старших разр дов определ етс требуемым временем работы устройства и необходимой точностью формировани временных интервалов. Изменение состо ни старших разр дов счетчика 8 происхо- дит каждый раз после завершени обработки информации по п-му временному интервалу.
Обработка информации по i-му временному интервалу в первой фазе цик- ла производитс следующим образом.
На втором выходе (фиг. 2 б) блока 12 синхронизации формируетс сигнал, поступающий на коммутаторы 9-11 и обеспечивающий подключение к соот- ветствующим входам бло.са 1 младших разр дов счетчика 8, счетчика 2 и триггера 5.
Младшие разр ды счетчика 8 через коммутатор 9 поступают на адресные входы блока 1, на управл ющие входы которого с третьего выхода (фиг.2 в) блока 12 синхронизации поступает сигнал считьюани , при этом из 21-той чейки блока 1 считываетс кодиров- ка , котора сравниваетс в блоке 3 со старшими разр дами счетчика 8. Результат сравнени поступает на вход D триггера 5 и записываетс в него по синхроимаульсу, вырабатываемому на п том выходе (фиг. 2д) блока 12 .синхронизации. После этого на первом выходе (фиг. 2а) блока 12 синхронизации вырабатываетс синхроимпульс +1, поступающий на вход счетчика 8, и затем производитс считывание из блока 1 кода и признака запуска интервала. Код t„; по синхроимпульсу , выработанному на четвертом выходе (фиг. 2г) блока 12 син ронизации , записываетс в счетчик 2, а признак запуска интервала поступает на вход S триггера 5. Триггер 5, таким образом, может оказатьс включенным , если код tj,; совпал с кодом текущего времени или если у обрабатываемого временного интервала признак запуска и 1тервала равен 1. Далее на шестом выходе (фиг. 2е) блока 12 синхронизации формируетс синхроимпульс -1, который через элемент И 7, если триггер 5 включен, поступает на вход счетчика 2 и его содержимое уменьшаетс на 1. Если в счетчике
д
5
0
5 о 0
5
2 оказываетс нулева кодировка, то на выходе дешифратора 4 по синхроимпульсу , вырабатываемому на седьмом выходе (фиг. 2ж) блока 12 синхронизации , формируетс сигнал, который поступает на вход R триггера 5 и устанавливает его в О, что означает прекращение формировани i-ro временного интервала.
После этого блок 12 синхронизации на третьем выходе формирует сигнал записи, по которому содержимое счетчика 2 переписываетс в младшие разр ды, а содержимое триггера 5 в старший разр д (21+1)-и чейки блока 1.
Во второй фазе цикла происходит взаимодействие с внешними устройствами . На третьем выходе блока 12 синхронизации формируетс сигнал записи или считывани в соответствии с выбранным режимом работы на шине 14, а на втором выходе формируетс сигнал, по которому входные адресные шины 15 и информационные шины 16, 17 через коммутаторы 9-11 подключаютс к соответствующим входам блока 1. При этом в режиме записи можно изменить содержимое любой чейки и таким образом изменить значение времени начала и длительности по любому из временных интервалов, а также можно сделать запуск или прекратить вьщачу любого i-ro временного интервала, записав в старший разр д (21+1)-и чейки 1 или О, В режиме считывани значени 1-го временного интервала на входной адресной шине 15 устанавливают адрес (21+1)-и чейки и по сигналу считывани на выходную шину 6 вьщаетс признак запуска 1-го временного интервала. В конце каждого цикла на первом выходе блока 12 синхронизации вырабатываетс синхроимпульс +1, по которому младшие разр ды счетчика 8 обеспечивают выбор и обработку информации по (1+1)-му временному интервалу.
Claims (1)
- Формула изобретениМногоканальное устройство дл фор- ми ровани временных интервалов, содержащее первьй счетчик импульсов, первый вход которого соединен с выходом элемента И, триггер, блок синхронизации , блок пам ти, первый коммутатор , первый вход которого вл етсвходной адресной шиной, выход первого коммутатора соединен с первым входом блока пам ти, первый выход которого соединен с вторым входом первого счетчика импульсов, а управл ющий вход блока пам ти - с первьм выходом блока синхронизации, второй выход которого соединен с управл ющим входом первого коммутатора, третий выход блока синхронизации - с третьим входом первого счетчика импульсов четвертьй выход соединен со строби- рующим входом триггера, а п тый выход - с первым входом элемента И, отличающеес тем, что, с целью расширени функциональных возможностей, в него введены блок сравнени , дешифратор, второй и третий коммутаторы, второй счетчик импульсов , вход которого соединен с шестым выходом блока синхронизации, первый выход второго счетчика импульсов соединен с вторым входом первого коммутатора, а второй выход - с первым входом блока сравнени , второй вход которого соединен с первым выходом блока пам ти, а выход блока сравнени - с информаци- онньм входом триггера, вход установки в 1 которого соединен с вторымвыходом блока пам ти и с выходной шиной устройства, выход триггера - с вторым входом элемента И и вторым входом второго коммутатора, первый вход которого вл етс первой входной информационной шиной, выход второго коммутатора соединен с вторым входом блока пам ти, а управл ющий вход - с вторым выходом блока синхронизации и с управл ющим входом третьего коммутатора, первый вход которого вл етс второй информационной шиной, выход третьего коммутатора соединен с третьим входом блока пам ти, а второй вход - с выходом первого счетчика импульсов и первым входом дешифратора, выход которого соединен с входом установки в О триггера, второй вход дешифратора соединен с седьмым выходом блока синхронизации , входы которого вл ютс соответственно входными шинами Пуск , Задание режима и Внешн синхронизаци .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU864114463A SU1378024A1 (ru) | 1986-09-01 | 1986-09-01 | Многоканальное устройство дл формировани временных интервалов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU864114463A SU1378024A1 (ru) | 1986-09-01 | 1986-09-01 | Многоканальное устройство дл формировани временных интервалов |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1378024A1 true SU1378024A1 (ru) | 1988-02-28 |
Family
ID=21255420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU864114463A SU1378024A1 (ru) | 1986-09-01 | 1986-09-01 | Многоканальное устройство дл формировани временных интервалов |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1378024A1 (ru) |
-
1986
- 1986-09-01 SU SU864114463A patent/SU1378024A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР 815875, кл. Н 03 К 3/64, 1979. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1378024A1 (ru) | Многоканальное устройство дл формировани временных интервалов | |
| SU1249546A1 (ru) | Устройство дл воспроизведени запаздывающих функций | |
| SU1597730A1 (ru) | Способ измерени скорости перемещени и устройство дл его осуществлени | |
| SU1248029A1 (ru) | Программируемый генератор импульсов | |
| SU1437870A2 (ru) | Многоканальное устройство дл сопр жени источников информации с вычислительной машиной | |
| SU1443159A1 (ru) | Многоканальный коммутатор | |
| SU1374430A1 (ru) | Преобразователь частоты в код | |
| SU1243096A1 (ru) | Формирователь сложной функции | |
| SU1383449A1 (ru) | Устройство дл контрол блоков пам ти | |
| SU1474592A1 (ru) | Устройство дл обработки сигналов многоканальных программно-временных устройств | |
| SU1179544A1 (ru) | Многоканальный преобразователь частоты в код | |
| SU1418656A1 (ru) | Коммутатор дл управлени шаговым двигателем | |
| SU1291989A1 (ru) | Устройство дл сопр жени цифровой вычислительной машины с магнитофоном | |
| SU1224991A1 (ru) | Устройство дл формировани импульсных последовательностей | |
| SU1416992A1 (ru) | Устройство дл сопр жени ЦВМ с магнитофоном | |
| SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
| SU1751859A1 (ru) | Многоканальный преобразователь последовательного кода в параллельный | |
| SU1569815A1 (ru) | Многоканальное устройство дл ввода информации | |
| SU809345A1 (ru) | Устройство дл управлени блокомпАМ Ти | |
| SU1531168A1 (ru) | Устройство считывани | |
| SU1418726A1 (ru) | Многоканальное устройство ввода аналоговой информации | |
| SU1605208A1 (ru) | Устройство дл формировани контрольных тестов | |
| SU1649531A1 (ru) | Устройство поиска числа | |
| SU1529230A1 (ru) | Устройство дл сбора информации от многоразр дных дискретных датчиков | |
| SU1226644A2 (ru) | Многоканальный коммутатор |